Merge branch 'for-linus' of git://git.infradead.org/users/vkoul/slave-dma
authorLinus Torvalds <torvalds@linux-foundation.org>
Thu, 30 Jan 2014 04:27:23 +0000 (20:27 -0800)
committerLinus Torvalds <torvalds@linux-foundation.org>
Thu, 30 Jan 2014 04:27:23 +0000 (20:27 -0800)
Pull slave-dma updates from Vinod Koul:
 - new driver for BCM2835 used in R-pi
 - new driver for MOXA ART
 - dma_get_any_slave_channel API for DT based systems
 - minor fixes and updates spread acrooss driver

[ The fsl-ssi dual fifo mode support addition clashed badly with the
  other changes to fsl-ssi that came in through the sound merge.  I did
  a very rough cut at fixing up the conflict, but Nicolin Chen (author
  of both sides) will need to verify and check things ]

* 'for-linus' of git://git.infradead.org/users/vkoul/slave-dma: (36 commits)
  dmaengine: mmp_pdma: fix mismerge
  dma: pl08x: Export pl08x_filter_id
  acpi-dma: align documentation with kernel-doc format
  dma: fix vchan_cookie_complete() debug print
  DMA: dmatest: extend the "device" module parameter to 32 characters
  drivers/dma: fix error return code
  dma: omap: Set debug level to debugging messages
  dmaengine: fix kernel-doc style typos for few comments
  dma: tegra: add support for Tegra148/124
  dma: dw: use %pad instead of casting dma_addr_t
  dma: dw: join split up messages
  dma: dw: fix style of multiline comment
  dmaengine: k3dma: fix sparse warnings
  dma: pl330: Use dma_get_slave_channel() in the of xlate callback
  dma: pl330: Differentiate between submitted and issued descriptors
  dmaengine: sirf: Add device_slave_caps interface
  DMA: Freescale: change BWC from 256 bytes to 1024 bytes
  dmaengine: Add MOXA ART DMA engine driver
  dmaengine: Add DMA_PRIVATE to BCM2835 driver
  dma: imx-sdma: Assign a default script number for ROM firmware cases
  ...

1  2 
drivers/dma/Kconfig
drivers/dma/dmatest.c
drivers/dma/pl330.c
drivers/dma/ppc4xx/adma.c
drivers/dma/tegra20-apb-dma.c
include/linux/dmaengine.h
sound/soc/fsl/fsl_ssi.c

Simple merge
Simple merge
Simple merge
Simple merge
Simple merge
Simple merge
index f9090b167ad7c1ba2c3e91f1af2e042356c25841,f43be6d4c549876b0d8c5f18307b46b4c86deb2a..6404e1ef20d076bc693e198aab3afb3dde9bf08d
@@@ -161,12 -143,7 +161,13 @@@ struct fsl_ssi_private 
        bool ssi_on_imx;
        bool imx_ac97;
        bool use_dma;
 +      bool baudclk_locked;
 +      bool irq_stats;
 +      bool offline_config;
+       bool use_dual_fifo;
 +      u8 i2s_mode;
 +      spinlock_t baudclk_lock;
 +      struct clk *baudclk;
        struct clk *clk;
        struct snd_dmaengine_dai_dma_data dma_params_tx;
        struct snd_dmaengine_dai_dma_data dma_params_rx;
@@@ -707,20 -388,38 +708,26 @@@ static int fsl_ssi_setup(struct fsl_ssi
         * because it is also running without an active substream. Normally SSI
         * is only enabled when there is a substream.
         */
 -      if (ssi_private->imx_ac97) {
 -              /*
 -               * Setup the clock control register
 -               */
 -              write_ssi(CCSR_SSI_SxCCR_WL(17) | CCSR_SSI_SxCCR_DC(13),
 -                              &ssi->stccr);
 -              write_ssi(CCSR_SSI_SxCCR_WL(17) | CCSR_SSI_SxCCR_DC(13),
 -                              &ssi->srccr);
 -
 -              /*
 -               * Enable AC97 mode and startup the SSI
 -               */
 -              write_ssi(CCSR_SSI_SACNT_AC97EN | CCSR_SSI_SACNT_FV,
 -                              &ssi->sacnt);
 -              write_ssi(0xff, &ssi->saccdis);
 -              write_ssi(0x300, &ssi->saccen);
 -
 -              /*
 -               * Enable SSI, Transmit and Receive
 -               */
 -              write_ssi_mask(&ssi->scr, 0, CCSR_SSI_SCR_SSIEN |
 -                              CCSR_SSI_SCR_TE | CCSR_SSI_SCR_RE);
 +      if (ssi_private->imx_ac97)
 +              fsl_ssi_setup_ac97(ssi_private);
  
 -              write_ssi(CCSR_SSI_SOR_WAIT(3), &ssi->sor);
 +      /*
 +       * Set a default slot number so that there is no need for those common
 +       * cases like I2S mode to call the extra set_tdm_slot() any more.
 +       */
 +      if (!ssi_private->imx_ac97) {
 +              write_ssi_mask(&ssi->stccr, CCSR_SSI_SxCCR_DC_MASK,
 +                              CCSR_SSI_SxCCR_DC(2));
 +              write_ssi_mask(&ssi->srccr, CCSR_SSI_SxCCR_DC_MASK,
 +                              CCSR_SSI_SxCCR_DC(2));
        }
  
+       if (ssi_private->use_dual_fifo) {
+               write_ssi_mask(&ssi->srcr, 0, CCSR_SSI_SRCR_RFEN1);
+               write_ssi_mask(&ssi->stcr, 0, CCSR_SSI_STCR_TFEN1);
+               write_ssi_mask(&ssi->scr, 0, CCSR_SSI_SCR_TCH_EN);
+       }
        return 0;
  }
  
@@@ -739,19 -438,64 +746,28 @@@ static int fsl_ssi_startup(struct snd_p
        struct snd_soc_pcm_runtime *rtd = substream->private_data;
        struct fsl_ssi_private *ssi_private =
                snd_soc_dai_get_drvdata(rtd->cpu_dai);
 -      int synchronous = ssi_private->cpu_dai_drv.symmetric_rates;
 +      unsigned long flags;
  
 -      /*
 -       * If this is the first stream opened, then request the IRQ
 -       * and initialize the SSI registers.
 +      /* First, we only do fsl_ssi_setup() when SSI is going to be active.
 +       * Second, fsl_ssi_setup was already called by ac97_init earlier if
 +       * the driver is in ac97 mode.
         */
 -      if (!ssi_private->first_stream) {
 -              ssi_private->first_stream = substream;
 -
 -              /*
 -               * fsl_ssi_setup was already called by ac97_init earlier if
 -               * the driver is in ac97 mode.
 -               */
 -              if (!ssi_private->imx_ac97)
 -                      fsl_ssi_setup(ssi_private);
 -      } else {
 -              if (synchronous) {
 -                      struct snd_pcm_runtime *first_runtime =
 -                              ssi_private->first_stream->runtime;
 -                      /*
 -                       * This is the second stream open, and we're in
 -                       * synchronous mode, so we need to impose sample
 -                       * sample size constraints. This is because STCCR is
 -                       * used for playback and capture in synchronous mode,
 -                       * so there's no way to specify different word
 -                       * lengths.
 -                       *
 -                       * Note that this can cause a race condition if the
 -                       * second stream is opened before the first stream is
 -                       * fully initialized.  We provide some protection by
 -                       * checking to make sure the first stream is
 -                       * initialized, but it's not perfect.  ALSA sometimes
 -                       * re-initializes the driver with a different sample
 -                       * rate or size.  If the second stream is opened
 -                       * before the first stream has received its final
 -                       * parameters, then the second stream may be
 -                       * constrained to the wrong sample rate or size.
 -                       */
 -                      if (first_runtime->sample_bits) {
 -                              snd_pcm_hw_constraint_minmax(substream->runtime,
 -                                              SNDRV_PCM_HW_PARAM_SAMPLE_BITS,
 -                              first_runtime->sample_bits,
 -                              first_runtime->sample_bits);
 -                      }
 -              }
 -
 -              ssi_private->second_stream = substream;
 +      if (!dai->active && !ssi_private->imx_ac97) {
 +              fsl_ssi_setup(ssi_private);
 +              spin_lock_irqsave(&ssi_private->baudclk_lock, flags);
 +              ssi_private->baudclk_locked = false;
 +              spin_unlock_irqrestore(&ssi_private->baudclk_lock, flags);
        }
  
+       /* When using dual fifo mode, it is safer to ensure an even period
+        * size. If appearing to an odd number while DMA always starts its
+        * task from fifo0, fifo1 would be neglected at the end of each
+        * period. But SSI would still access fifo1 with an invalid data.
+        */
+       if (ssi_private->use_dual_fifo)
+               snd_pcm_hw_constraint_step(substream->runtime, 0,
+                               SNDRV_PCM_HW_PARAM_PERIOD_SIZE, 2);
        return 0;
  }
  
@@@ -1339,38 -962,8 +1355,38 @@@ static int fsl_ssi_probe(struct platfor
                  /* Older 8610 DTs didn't have the fifo-depth property */
                ssi_private->fifo_depth = 8;
  
 -      if (of_device_is_compatible(pdev->dev.of_node, "fsl,imx21-ssi")) {
 +      ssi_private->baudclk_locked = false;
 +      spin_lock_init(&ssi_private->baudclk_lock);
 +
 +      /*
 +       * imx51 and later SoCs have a slightly different IP that allows the
 +       * SSI configuration while the SSI unit is running.
 +       *
 +       * More important, it is necessary on those SoCs to configure the
 +       * sperate TX/RX DMA bits just before starting the stream
 +       * (fsl_ssi_trigger). The SDMA unit has to be configured before fsl_ssi
 +       * sends any DMA requests to the SDMA unit, otherwise it is not defined
 +       * how the SDMA unit handles the DMA request.
 +       *
 +       * SDMA units are present on devices starting at imx35 but the imx35
 +       * reference manual states that the DMA bits should not be changed
 +       * while the SSI unit is running (SSIEN). So we support the necessary
 +       * online configuration of fsl-ssi starting at imx51.
 +       */
 +      switch (hw_type) {
 +      case FSL_SSI_MCP8610:
 +      case FSL_SSI_MX21:
 +      case FSL_SSI_MX35:
 +              ssi_private->offline_config = true;
 +              break;
 +      case FSL_SSI_MX51:
 +              ssi_private->offline_config = false;
 +              break;
 +      }
 +
 +      if (hw_type == FSL_SSI_MX21 || hw_type == FSL_SSI_MX51 ||
 +                      hw_type == FSL_SSI_MX35) {
-               u32 dma_events[2];
+               u32 dma_events[2], dmas[4];
                ssi_private->ssi_on_imx = true;
  
                ssi_private->clk = devm_clk_get(&pdev->dev, NULL);
                                goto error_clk;
                        }
                }
 -
 -              shared = of_device_is_compatible(of_get_parent(np),
 -                          "fsl,spba-bus");
 -
 -              imx_pcm_dma_params_init_data(&ssi_private->filter_data_tx,
 -                      dma_events[0], shared ? IMX_DMATYPE_SSI_SP : IMX_DMATYPE_SSI);
 -              imx_pcm_dma_params_init_data(&ssi_private->filter_data_rx,
 -                      dma_events[1], shared ? IMX_DMATYPE_SSI_SP : IMX_DMATYPE_SSI);
++              /* Should this be merge with the above? */
+               if (!of_property_read_u32_array(pdev->dev.of_node, "dmas", dmas, 4)
+                               && dmas[2] == IMX_DMATYPE_SSI_DUAL) {
+                       ssi_private->use_dual_fifo = true;
+                       /* When using dual fifo mode, we need to keep watermark
+                        * as even numbers due to dma script limitation.
+                        */
+                       ssi_private->dma_params_tx.maxburst &= ~0x1;
+                       ssi_private->dma_params_rx.maxburst &= ~0x1;
+               }
 -      } else if (ssi_private->use_dma) {
 +
 +              shared = of_device_is_compatible(of_get_parent(np),
 +                          "fsl,spba-bus");
 +
 +              imx_pcm_dma_params_init_data(&ssi_private->filter_data_tx,
 +                      dma_events[0], shared ? IMX_DMATYPE_SSI_SP : IMX_DMATYPE_SSI);
 +              imx_pcm_dma_params_init_data(&ssi_private->filter_data_rx,
 +                      dma_events[1], shared ? IMX_DMATYPE_SSI_SP : IMX_DMATYPE_SSI);
 +      }
 +
 +      /*
 +       * Enable interrupts only for MCP8610 and MX51. The other MXs have
 +       * different writeable interrupt status registers.
 +       */
 +      if (ssi_private->use_dma) {
                /* The 'name' should not have any slashes in it. */
                ret = devm_request_irq(&pdev->dev, ssi_private->irq,
                                        fsl_ssi_isr, 0, ssi_private->name,