drivers/video/aty/aty128fb.c

   1 /* $Id: aty128fb.c,v 1.1.1.1.36.1 1999/12/11 09:03:05 Exp $
   2  *  linux/drivers/video/aty128fb.c -- Frame buffer device for ATI Rage128
   3  *
   4  *  Copyright (C) 1999-2003, Brad Douglas <brad@neruo.com>
   5  *  Copyright (C) 1999, Anthony Tong <atong@uiuc.edu>
   6  *
   7  *                Ani Joshi / Jeff Garzik
   8  *                      - Code cleanup
   9  *
  10  *                Michel Danzer <michdaen@iiic.ethz.ch>
  11  *                      - 15/16 bit cleanup
  12  *                      - fix panning
  13  *
  14  *                Benjamin Herrenschmidt
  15  *                      - pmac-specific PM stuff
  16  *                      - various fixes & cleanups
  17  *
  18  *                Andreas Hundt <andi@convergence.de>
  19  *                      - FB_ACTIVATE fixes
  20  *
  21  *                Paul Mackerras <paulus@samba.org>
  22  *                      - Convert to new framebuffer API,
  23  *                        fix colormap setting at 16 bits/pixel (565)
  24  *
  25  *                Paul Mundt
  26  *                      - PCI hotplug
  27  *
  28  *                Jon Smirl <jonsmirl@yahoo.com>
  29  *                      - PCI ID update
  30  *                      - replace ROM BIOS search
  31  *
  32  *  Based off of Geert's atyfb.c and vfb.c.
  33  *
  34  *  TODO:
  35  *              - monitor sensing (DDC)
  36  *              - virtual display
  37  *              - other platform support (only ppc/x86 supported)
  38  *              - hardware cursor support
  39  *
  40  *    Please cc: your patches to brad@neruo.com.
  41  */
  42
  43 /*
  44  * A special note of gratitude to ATI's devrel for providing documentation,
  45  * example code and hardware. Thanks Nitya.     -atong and brad
  46  */
  47
  48
  49 #include <linux/module.h>
  50 #include <linux/moduleparam.h>
  51 #include <linux/kernel.h>
  52 #include <linux/errno.h>
  53 #include <linux/string.h>
  54 #include <linux/mm.h>
  55 #include <linux/slab.h>
  56 #include <linux/vmalloc.h>
  57 #include <linux/delay.h>
  58 #include <linux/interrupt.h>
  59 #include <asm/uaccess.h>
  60 #include <linux/fb.h>
  61 #include <linux/init.h>
  62 #include <linux/pci.h>
  63 #include <linux/ioport.h>
  64 #include <linux/console.h>
  65 #include <linux/backlight.h>
  66 #include <asm/io.h>
  67
  68 #ifdef CONFIG_PPC_PMAC
  69 #include <asm/machdep.h>
  70 #include <asm/pmac_feature.h>
  71 #include <asm/prom.h>
  72 #include <asm/pci-bridge.h>
  73 #include "../macmodes.h"
  74 #endif
  75
  76 #ifdef CONFIG_PMAC_BACKLIGHT
  77 #include <asm/backlight.h>
  78 #endif
  79
  80 #ifdef CONFIG_BOOTX_TEXT
  81 #include <asm/btext.h>
  82 #endif /* CONFIG_BOOTX_TEXT */
  83
  84 #ifdef CONFIG_MTRR
  85 #include <asm/mtrr.h>
  86 #endif
  87
  88 #include <video/aty128.h>
  89
  90 /* Debug flag */
  91 #undef DEBUG
  92
  93 #ifdef DEBUG
  94 #define DBG(fmt, args...)               printk(KERN_DEBUG "aty128fb: %s " fmt, __FUNCTION__, ##args);
  95 #else
  96 #define DBG(fmt, args...)
  97 #endif
  98
  99 #ifndef CONFIG_PPC_PMAC
 100 /* default mode */
 101 static struct fb_var_screeninfo default_var __devinitdata = {
 102         /* 640x480, 60 Hz, Non-Interlaced (25.175 MHz dotclock) */
 103         640, 480, 640, 480, 0, 0, 8, 0,
 104         {0, 8, 0}, {0, 8, 0}, {0, 8, 0}, {0, 0, 0},
 105         0, 0, -1, -1, 0, 39722, 48, 16, 33, 10, 96, 2,
 106         0, FB_VMODE_NONINTERLACED
 107 };
 108
 109 #else /* CONFIG_PPC_PMAC */
 110 /* default to 1024x768 at 75Hz on PPC - this will work
 111  * on the iMac, the usual 640x480 @ 60Hz doesn't. */
 112 static struct fb_var_screeninfo default_var = {
 113         /* 1024x768, 75 Hz, Non-Interlaced (78.75 MHz dotclock) */
 114         1024, 768, 1024, 768, 0, 0, 8, 0,
 115         {0, 8, 0}, {0, 8, 0}, {0, 8, 0}, {0, 0, 0},
 116         0, 0, -1, -1, 0, 12699, 160, 32, 28, 1, 96, 3,
 117         FB_SYNC_HOR_HIGH_ACT | FB_SYNC_VERT_HIGH_ACT,
 118         FB_VMODE_NONINTERLACED
 119 };
 120 #endif /* CONFIG_PPC_PMAC */
 121
 122 /* default modedb mode */
 123 /* 640x480, 60 Hz, Non-Interlaced (25.172 MHz dotclock) */
 124 static struct fb_videomode defaultmode __devinitdata = {
 125         .refresh =      60,
 126         .xres =         640,
 127         .yres =         480,
 128         .pixclock =     39722,
 129         .left_margin =  48,
 130         .right_margin = 16,
 131         .upper_margin = 33,
 132         .lower_margin = 10,
 133         .hsync_len =    96,
 134         .vsync_len =    2,
 135         .sync =         0,
 136         .vmode =        FB_VMODE_NONINTERLACED
 137 };
 138
 139 /* Chip generations */
 140 enum {
 141         rage_128,
 142         rage_128_pci,
 143         rage_128_pro,
 144         rage_128_pro_pci,
 145         rage_M3,
 146         rage_M3_pci,
 147         rage_M4,
 148         rage_128_ultra,
 149 };
 150
 151 /* Must match above enum */
 152 static const char *r128_family[] __devinitdata = {
 153         "AGP",
 154         "PCI",
 155         "PRO AGP",
 156         "PRO PCI",
 157         "M3 AGP",
 158         "M3 PCI",
 159         "M4 AGP",
 160         "Ultra AGP",
 161 };
 162
 163 /*
 164  * PCI driver prototypes
 165  */
 166 static int aty128_probe(struct pci_dev *pdev,
 167                                const struct pci_device_id *ent);
 168 static void aty128_remove(struct pci_dev *pdev);
 169 static int aty128_pci_suspend(struct pci_dev *pdev, pm_message_t state);
 170 static int aty128_pci_resume(struct pci_dev *pdev);
 171 static int aty128_do_resume(struct pci_dev *pdev);
 172
 173 /* supported Rage128 chipsets */
 174 static struct pci_device_id aty128_pci_tbl[] = {
 175         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_LE,
 176           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_M3_pci },
 177         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_LF,
 178           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_M3 },
 179         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_MF,
 180           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_M4 },
 181         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_ML,
 182           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_M4 },
 183         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PA,
 184           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 185         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PB,
 186           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 187         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PC,
 188           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 189         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PD,
 190           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro_pci },
 191         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PE,
 192           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 193         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PF,
 194           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 195         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PG,
 196           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 197         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PH,
 198           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 199         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PI,
 200           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 201         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PJ,
 202           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 203         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PK,
 204           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 205         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PL,
 206           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 207         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PM,
 208           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 209         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PN,
 210           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 211         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PO,
 212           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 213         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PP,
 214           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro_pci },
 215         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PQ,
 216           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 217         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PR,
 218           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro_pci },
 219         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PS,
 220           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 221         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PT,
 222           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 223         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PU,
 224           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 225         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PV,
 226           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 227         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PW,
 228           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 229         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_PX,
 230           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pro },
 231         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_RE,
 232           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pci },
 233         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_RF,
 234           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 235         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_RG,
 236           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 237         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_RK,
 238           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pci },
 239         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_RL,
 240           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 241         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SE,
 242           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 243         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SF,
 244           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_pci },
 245         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SG,
 246           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 247         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SH,
 248           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 249         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SK,
 250           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 251         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SL,
 252           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 253         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SM,
 254           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 255         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_SN,
 256           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128 },
 257         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_TF,
 258           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_ultra },
 259         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_TL,
 260           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_ultra },
 261         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_TR,
 262           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_ultra },
 263         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_TS,
 264           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_ultra },
 265         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_TT,
 266           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_ultra },
 267         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_RAGE128_TU,
 268           PCI_ANY_ID, PCI_ANY_ID, 0, 0, rage_128_ultra },
 269         { 0, }
 270 };
 271
 272 MODULE_DEVICE_TABLE(pci, aty128_pci_tbl);
 273
 274 static struct pci_driver aty128fb_driver = {
 275         .name           = "aty128fb",
 276         .id_table       = aty128_pci_tbl,
 277         .probe          = aty128_probe,
 278         .remove         = __devexit_p(aty128_remove),
 279         .suspend        = aty128_pci_suspend,
 280         .resume         = aty128_pci_resume,
 281 };
 282
 283 /* packed BIOS settings */
 284 #ifndef CONFIG_PPC
 285 typedef struct {
 286         u8 clock_chip_type;
 287         u8 struct_size;
 288         u8 accelerator_entry;
 289         u8 VGA_entry;
 290         u16 VGA_table_offset;
 291         u16 POST_table_offset;
 292         u16 XCLK;
 293         u16 MCLK;
 294         u8 num_PLL_blocks;
 295         u8 size_PLL_blocks;
 296         u16 PCLK_ref_freq;
 297         u16 PCLK_ref_divider;
 298         u32 PCLK_min_freq;
 299         u32 PCLK_max_freq;
 300         u16 MCLK_ref_freq;
 301         u16 MCLK_ref_divider;
 302         u32 MCLK_min_freq;
 303         u32 MCLK_max_freq;
 304         u16 XCLK_ref_freq;
 305         u16 XCLK_ref_divider;
 306         u32 XCLK_min_freq;
 307         u32 XCLK_max_freq;
 308 } __attribute__ ((packed)) PLL_BLOCK;
 309 #endif /* !CONFIG_PPC */
 310
 311 /* onboard memory information */
 312 struct aty128_meminfo {
 313         u8 ML;
 314         u8 MB;
 315         u8 Trcd;
 316         u8 Trp;
 317         u8 Twr;
 318         u8 CL;
 319         u8 Tr2w;
 320         u8 LoopLatency;
 321         u8 DspOn;
 322         u8 Rloop;
 323         const char *name;
 324 };
 325
 326 /* various memory configurations */
 327 static const struct aty128_meminfo sdr_128   =
 328         { 4, 4, 3, 3, 1, 3, 1, 16, 30, 16, "128-bit SDR SGRAM (1:1)" };
 329 static const struct aty128_meminfo sdr_64    =
 330         { 4, 8, 3, 3, 1, 3, 1, 17, 46, 17, "64-bit SDR SGRAM (1:1)" };
 331 static const struct aty128_meminfo sdr_sgram =
 332         { 4, 4, 1, 2, 1, 2, 1, 16, 24, 16, "64-bit SDR SGRAM (2:1)" };
 333 static const struct aty128_meminfo ddr_sgram =
 334         { 4, 4, 3, 3, 2, 3, 1, 16, 31, 16, "64-bit DDR SGRAM" };
 335
 336 static struct fb_fix_screeninfo aty128fb_fix __devinitdata = {
 337         .id             = "ATY Rage128",
 338         .type           = FB_TYPE_PACKED_PIXELS,
 339         .visual         = FB_VISUAL_PSEUDOCOLOR,
 340         .xpanstep       = 8,
 341         .ypanstep       = 1,
 342         .mmio_len       = 0x2000,
 343         .accel          = FB_ACCEL_ATI_RAGE128,
 344 };
 345
 346 static char *mode_option __devinitdata = NULL;
 347
 348 #ifdef CONFIG_PPC_PMAC
 349 static int default_vmode __devinitdata = VMODE_1024_768_60;
 350 static int default_cmode __devinitdata = CMODE_8;
 351 #endif
 352
 353 static int default_crt_on __devinitdata = 0;
 354 static int default_lcd_on __devinitdata = 1;
 355
 356 #ifdef CONFIG_MTRR
 357 static int mtrr = 1;
 358 #endif
 359
 360 /* PLL constants */
 361 struct aty128_constants {
 362         u32 ref_clk;
 363         u32 ppll_min;
 364         u32 ppll_max;
 365         u32 ref_divider;
 366         u32 xclk;
 367         u32 fifo_width;
 368         u32 fifo_depth;
 369 };
 370
 371 struct aty128_crtc {
 372         u32 gen_cntl;
 373         u32 h_total, h_sync_strt_wid;
 374         u32 v_total, v_sync_strt_wid;
 375         u32 pitch;
 376         u32 offset, offset_cntl;
 377         u32 xoffset, yoffset;
 378         u32 vxres, vyres;
 379         u32 depth, bpp;
 380 };
 381
 382 struct aty128_pll {
 383         u32 post_divider;
 384         u32 feedback_divider;
 385         u32 vclk;
 386 };
 387
 388 struct aty128_ddafifo {
 389         u32 dda_config;
 390         u32 dda_on_off;
 391 };
 392
 393 /* register values for a specific mode */
 394 struct aty128fb_par {
 395         struct aty128_crtc crtc;
 396         struct aty128_pll pll;
 397         struct aty128_ddafifo fifo_reg;
 398         u32 accel_flags;
 399         struct aty128_constants constants;  /* PLL and others      */
 400         void __iomem *regbase;              /* remapped mmio       */
 401         u32 vram_size;                      /* onboard video ram   */
 402         int chip_gen;
 403         const struct aty128_meminfo *mem;   /* onboard mem info    */
 404 #ifdef CONFIG_MTRR
 405         struct { int vram; int vram_valid; } mtrr;
 406 #endif
 407         int blitter_may_be_busy;
 408         int fifo_slots;                 /* free slots in FIFO (64 max) */
 409
 410         int     pm_reg;
 411         int crt_on, lcd_on;
 412         struct pci_dev *pdev;
 413         struct fb_info *next;
 414         int     asleep;
 415         int     lock_blank;
 416
 417         u8      red[32];                /* see aty128fb_setcolreg */
 418         u8      green[64];
 419         u8      blue[32];
 420         u32     pseudo_palette[16];     /* used for TRUECOLOR */
 421 };
 422
 423
 424 #define round_div(n, d) ((n+(d/2))/d)
 425
 426 static int aty128fb_check_var(struct fb_var_screeninfo *var,
 427                               struct fb_info *info);
 428 static int aty128fb_set_par(struct fb_info *info);
 429 static int aty128fb_setcolreg(u_int regno, u_int red, u_int green, u_int blue,
 430                               u_int transp, struct fb_info *info);
 431 static int aty128fb_pan_display(struct fb_var_screeninfo *var,
 432                            struct fb_info *fb);
 433 static int aty128fb_blank(int blank, struct fb_info *fb);
 434 static int aty128fb_ioctl(struct fb_info *info, u_int cmd, unsigned long arg);
 435 static int aty128fb_sync(struct fb_info *info);
 436
 437     /*
 438      *  Internal routines
 439      */
 440
 441 static int aty128_encode_var(struct fb_var_screeninfo *var,
 442                              const struct aty128fb_par *par);
 443 static int aty128_decode_var(struct fb_var_screeninfo *var,
 444                              struct aty128fb_par *par);
 445 #if 0
 446 static void __devinit aty128_get_pllinfo(struct aty128fb_par *par,
 447                                       void __iomem *bios);
 448 static void __devinit __iomem *aty128_map_ROM(struct pci_dev *pdev, const struct aty128fb_par *par);
 449 #endif
 450 static void aty128_timings(struct aty128fb_par *par);
 451 static void aty128_init_engine(struct aty128fb_par *par);
 452 static void aty128_reset_engine(const struct aty128fb_par *par);
 453 static void aty128_flush_pixel_cache(const struct aty128fb_par *par);
 454 static void do_wait_for_fifo(u16 entries, struct aty128fb_par *par);
 455 static void wait_for_fifo(u16 entries, struct aty128fb_par *par);
 456 static void wait_for_idle(struct aty128fb_par *par);
 457 static u32 depth_to_dst(u32 depth);
 458 static void aty128_bl_set_power(struct fb_info *info, int power);
 459
 460 #define BIOS_IN8(v)     (readb(bios + (v)))
 461 #define BIOS_IN16(v)    (readb(bios + (v)) | \
 462                           (readb(bios + (v) + 1) << 8))
 463 #define BIOS_IN32(v)    (readb(bios + (v)) | \
 464                           (readb(bios + (v) + 1) << 8) | \
 465                           (readb(bios + (v) + 2) << 16) | \
 466                           (readb(bios + (v) + 3) << 24))
 467
 468
 469 static struct fb_ops aty128fb_ops = {
 470         .owner          = THIS_MODULE,
 471         .fb_check_var   = aty128fb_check_var,
 472         .fb_set_par     = aty128fb_set_par,
 473         .fb_setcolreg   = aty128fb_setcolreg,
 474         .fb_pan_display = aty128fb_pan_display,
 475         .fb_blank       = aty128fb_blank,
 476         .fb_ioctl       = aty128fb_ioctl,
 477         .fb_sync        = aty128fb_sync,
 478         .fb_fillrect    = cfb_fillrect,
 479         .fb_copyarea    = cfb_copyarea,
 480         .fb_imageblit   = cfb_imageblit,
 481 };
 482
 483     /*
 484      * Functions to read from/write to the mmio registers
 485      *  - endian conversions may possibly be avoided by
 486      *    using the other register aperture. TODO.
 487      */
 488 static inline u32 _aty_ld_le32(volatile unsigned int regindex,
 489                                const struct aty128fb_par *par)
 490 {
 491         return readl (par->regbase + regindex);
 492 }
 493
 494 static inline void _aty_st_le32(volatile unsigned int regindex, u32 val,
 495                                 const struct aty128fb_par *par)
 496 {
 497         writel (val, par->regbase + regindex);
 498 }
 499
 500 static inline u8 _aty_ld_8(unsigned int regindex,
 501                            const struct aty128fb_par *par)
 502 {
 503         return readb (par->regbase + regindex);
 504 }
 505
 506 static inline void _aty_st_8(unsigned int regindex, u8 val,
 507                              const struct aty128fb_par *par)
 508 {
 509         writeb (val, par->regbase + regindex);
 510 }
 511
 512 #define aty_ld_le32(regindex)           _aty_ld_le32(regindex, par)
 513 #define aty_st_le32(regindex, val)      _aty_st_le32(regindex, val, par)
 514 #define aty_ld_8(regindex)              _aty_ld_8(regindex, par)
 515 #define aty_st_8(regindex, val)         _aty_st_8(regindex, val, par)
 516
 517     /*
 518      * Functions to read from/write to the pll registers
 519      */
 520
 521 #define aty_ld_pll(pll_index)           _aty_ld_pll(pll_index, par)
 522 #define aty_st_pll(pll_index, val)      _aty_st_pll(pll_index, val, par)
 523
 524
 525 static u32 _aty_ld_pll(unsigned int pll_index,
 526                        const struct aty128fb_par *par)
 527 {
 528         aty_st_8(CLOCK_CNTL_INDEX, pll_index & 0x3F);
 529         return aty_ld_le32(CLOCK_CNTL_DATA);
 530 }
 531
 532
 533 static void _aty_st_pll(unsigned int pll_index, u32 val,
 534                         const struct aty128fb_par *par)
 535 {
 536         aty_st_8(CLOCK_CNTL_INDEX, (pll_index & 0x3F) | PLL_WR_EN);
 537         aty_st_le32(CLOCK_CNTL_DATA, val);
 538 }
 539
 540
 541 /* return true when the PLL has completed an atomic update */
 542 static int aty_pll_readupdate(const struct aty128fb_par *par)
 543 {
 544         return !(aty_ld_pll(PPLL_REF_DIV) & PPLL_ATOMIC_UPDATE_R);
 545 }
 546
 547
 548 static void aty_pll_wait_readupdate(const struct aty128fb_par *par)
 549 {
 550         unsigned long timeout = jiffies + HZ/100; // should be more than enough
 551         int reset = 1;
 552
 553         while (time_before(jiffies, timeout))
 554                 if (aty_pll_readupdate(par)) {
 555                         reset = 0;
 556                         break;
 557                 }
 558
 559         if (reset)      /* reset engine?? */
 560                 printk(KERN_DEBUG "aty128fb: PLL write timeout!\n");
 561 }
 562
 563
 564 /* tell PLL to update */
 565 static void aty_pll_writeupdate(const struct aty128fb_par *par)
 566 {
 567         aty_pll_wait_readupdate(par);
 568
 569         aty_st_pll(PPLL_REF_DIV,
 570                    aty_ld_pll(PPLL_REF_DIV) | PPLL_ATOMIC_UPDATE_W);
 571 }
 572
 573
 574 /* write to the scratch register to test r/w functionality */
 575 static int __devinit register_test(const struct aty128fb_par *par)
 576 {
 577         u32 val;
 578         int flag = 0;
 579
 580         val = aty_ld_le32(BIOS_0_SCRATCH);
 581
 582         aty_st_le32(BIOS_0_SCRATCH, 0x55555555);
 583         if (aty_ld_le32(BIOS_0_SCRATCH) == 0x55555555) {
 584                 aty_st_le32(BIOS_0_SCRATCH, 0xAAAAAAAA);
 585
 586                 if (aty_ld_le32(BIOS_0_SCRATCH) == 0xAAAAAAAA)
 587                         flag = 1;
 588         }
 589
 590         aty_st_le32(BIOS_0_SCRATCH, val);       // restore value
 591         return flag;
 592 }
 593
 594
 595 /*
 596  * Accelerator engine functions
 597  */
 598 static void do_wait_for_fifo(u16 entries, struct aty128fb_par *par)
 599 {
 600         int i;
 601
 602         for (;;) {
 603                 for (i = 0; i < 2000000; i++) {
 604                         par->fifo_slots = aty_ld_le32(GUI_STAT) & 0x0fff;
 605                         if (par->fifo_slots >= entries)
 606                                 return;
 607                 }
 608                 aty128_reset_engine(par);
 609         }
 610 }
 611
 612
 613 static void wait_for_idle(struct aty128fb_par *par)
 614 {
 615         int i;
 616
 617         do_wait_for_fifo(64, par);
 618
 619         for (;;) {
 620                 for (i = 0; i < 2000000; i++) {
 621                         if (!(aty_ld_le32(GUI_STAT) & (1 << 31))) {
 622                                 aty128_flush_pixel_cache(par);
 623                                 par->blitter_may_be_busy = 0;
 624                                 return;
 625                         }
 626                 }
 627                 aty128_reset_engine(par);
 628         }
 629 }
 630
 631
 632 static void wait_for_fifo(u16 entries, struct aty128fb_par *par)
 633 {
 634         if (par->fifo_slots < entries)
 635                 do_wait_for_fifo(64, par);
 636         par->fifo_slots -= entries;
 637 }
 638
 639
 640 static void aty128_flush_pixel_cache(const struct aty128fb_par *par)
 641 {
 642         int i;
 643         u32 tmp;
 644
 645         tmp = aty_ld_le32(PC_NGUI_CTLSTAT);
 646         tmp &= ~(0x00ff);
 647         tmp |= 0x00ff;
 648         aty_st_le32(PC_NGUI_CTLSTAT, tmp);
 649
 650         for (i = 0; i < 2000000; i++)
 651                 if (!(aty_ld_le32(PC_NGUI_CTLSTAT) & PC_BUSY))
 652                         break;
 653 }
 654
 655
 656 static void aty128_reset_engine(const struct aty128fb_par *par)
 657 {
 658         u32 gen_reset_cntl, clock_cntl_index, mclk_cntl;
 659
 660         aty128_flush_pixel_cache(par);
 661
 662         clock_cntl_index = aty_ld_le32(CLOCK_CNTL_INDEX);
 663         mclk_cntl = aty_ld_pll(MCLK_CNTL);
 664
 665         aty_st_pll(MCLK_CNTL, mclk_cntl | 0x00030000);
 666
 667         gen_reset_cntl = aty_ld_le32(GEN_RESET_CNTL);
 668         aty_st_le32(GEN_RESET_CNTL, gen_reset_cntl | SOFT_RESET_GUI);
 669         aty_ld_le32(GEN_RESET_CNTL);
 670         aty_st_le32(GEN_RESET_CNTL, gen_reset_cntl & ~(SOFT_RESET_GUI));
 671         aty_ld_le32(GEN_RESET_CNTL);
 672
 673         aty_st_pll(MCLK_CNTL, mclk_cntl);
 674         aty_st_le32(CLOCK_CNTL_INDEX, clock_cntl_index);
 675         aty_st_le32(GEN_RESET_CNTL, gen_reset_cntl);
 676
 677         /* use old pio mode */
 678         aty_st_le32(PM4_BUFFER_CNTL, PM4_BUFFER_CNTL_NONPM4);
 679
 680         DBG("engine reset");
 681 }
 682
 683
 684 static void aty128_init_engine(struct aty128fb_par *par)
 685 {
 686         u32 pitch_value;
 687
 688         wait_for_idle(par);
 689
 690         /* 3D scaler not spoken here */
 691         wait_for_fifo(1, par);
 692         aty_st_le32(SCALE_3D_CNTL, 0x00000000);
 693
 694         aty128_reset_engine(par);
 695
 696         pitch_value = par->crtc.pitch;
 697         if (par->crtc.bpp == 24) {
 698                 pitch_value = pitch_value * 3;
 699         }
 700
 701         wait_for_fifo(4, par);
 702         /* setup engine offset registers */
 703         aty_st_le32(DEFAULT_OFFSET, 0x00000000);
 704
 705         /* setup engine pitch registers */
 706         aty_st_le32(DEFAULT_PITCH, pitch_value);
 707
 708         /* set the default scissor register to max dimensions */
 709         aty_st_le32(DEFAULT_SC_BOTTOM_RIGHT, (0x1FFF << 16) | 0x1FFF);
 710
 711         /* set the drawing controls registers */
 712         aty_st_le32(DP_GUI_MASTER_CNTL,
 713                     GMC_SRC_PITCH_OFFSET_DEFAULT                |
 714                     GMC_DST_PITCH_OFFSET_DEFAULT                |
 715                     GMC_SRC_CLIP_DEFAULT                        |
 716                     GMC_DST_CLIP_DEFAULT                        |
 717                     GMC_BRUSH_SOLIDCOLOR                        |
 718                     (depth_to_dst(par->crtc.depth) << 8)        |
 719                     GMC_SRC_DSTCOLOR                    |
 720                     GMC_BYTE_ORDER_MSB_TO_LSB           |
 721                     GMC_DP_CONVERSION_TEMP_6500         |
 722                     ROP3_PATCOPY                                |
 723                     GMC_DP_SRC_RECT                             |
 724                     GMC_3D_FCN_EN_CLR                   |
 725                     GMC_DST_CLR_CMP_FCN_CLEAR           |
 726                     GMC_AUX_CLIP_CLEAR                  |
 727                     GMC_WRITE_MASK_SET);
 728
 729         wait_for_fifo(8, par);
 730         /* clear the line drawing registers */
 731         aty_st_le32(DST_BRES_ERR, 0);
 732         aty_st_le32(DST_BRES_INC, 0);
 733         aty_st_le32(DST_BRES_DEC, 0);
 734
 735         /* set brush color registers */
 736         aty_st_le32(DP_BRUSH_FRGD_CLR, 0xFFFFFFFF); /* white */
 737         aty_st_le32(DP_BRUSH_BKGD_CLR, 0x00000000); /* black */
 738
 739         /* set source color registers */
 740         aty_st_le32(DP_SRC_FRGD_CLR, 0xFFFFFFFF);   /* white */
 741         aty_st_le32(DP_SRC_BKGD_CLR, 0x00000000);   /* black */
 742
 743         /* default write mask */
 744         aty_st_le32(DP_WRITE_MASK, 0xFFFFFFFF);
 745
 746         /* Wait for all the writes to be completed before returning */
 747         wait_for_idle(par);
 748 }
 749
 750
 751 /* convert depth values to their register representation */
 752 static u32 depth_to_dst(u32 depth)
 753 {
 754         if (depth <= 8)
 755                 return DST_8BPP;
 756         else if (depth <= 15)
 757                 return DST_15BPP;
 758         else if (depth == 16)
 759                 return DST_16BPP;
 760         else if (depth <= 24)
 761                 return DST_24BPP;
 762         else if (depth <= 32)
 763                 return DST_32BPP;
 764
 765         return -EINVAL;
 766 }
 767
 768 /*
 769  * PLL informations retreival
 770  */
 771
 772
 773 #ifndef __sparc__
 774 static void __iomem * __devinit aty128_map_ROM(const struct aty128fb_par *par, struct pci_dev *dev)
 775 {
 776         u16 dptr;
 777         u8 rom_type;
 778         void __iomem *bios;
 779         size_t rom_size;
 780
 781         /* Fix from ATI for problem with Rage128 hardware not leaving ROM enabled */
 782         unsigned int temp;
 783         temp = aty_ld_le32(RAGE128_MPP_TB_CONFIG);
 784         temp &= 0x00ffffffu;
 785         temp |= 0x04 << 24;
 786         aty_st_le32(RAGE128_MPP_TB_CONFIG, temp);
 787         temp = aty_ld_le32(RAGE128_MPP_TB_CONFIG);
 788
 789         bios = pci_map_rom(dev, &rom_size);
 790
 791         if (!bios) {
 792                 printk(KERN_ERR "aty128fb: ROM failed to map\n");
 793                 return NULL;
 794         }
 795
 796         /* Very simple test to make sure it appeared */
 797         if (BIOS_IN16(0) != 0xaa55) {
 798                 printk(KERN_DEBUG "aty128fb: Invalid ROM signature %x should "
 799                         " be 0xaa55\n", BIOS_IN16(0));
 800                 goto failed;
 801         }
 802
 803         /* Look for the PCI data to check the ROM type */
 804         dptr = BIOS_IN16(0x18);
 805
 806         /* Check the PCI data signature. If it's wrong, we still assume a normal x86 ROM
 807          * for now, until I've verified this works everywhere. The goal here is more
 808          * to phase out Open Firmware images.
 809          *
 810          * Currently, we only look at the first PCI data, we could iteratre and deal with
 811          * them all, and we should use fb_bios_start relative to start of image and not
 812          * relative start of ROM, but so far, I never found a dual-image ATI card
 813          *
 814          * typedef struct {
 815          *      u32     signature;      + 0x00
 816          *      u16     vendor;         + 0x04
 817          *      u16     device;         + 0x06
 818          *      u16     reserved_1;     + 0x08
 819          *      u16     dlen;           + 0x0a
 820          *      u8      drevision;      + 0x0c
 821          *      u8      class_hi;       + 0x0d
 822          *      u16     class_lo;       + 0x0e
 823          *      u16     ilen;           + 0x10
 824          *      u16     irevision;      + 0x12
 825          *      u8      type;           + 0x14
 826          *      u8      indicator;      + 0x15
 827          *      u16     reserved_2;     + 0x16
 828          * } pci_data_t;
 829          */
 830         if (BIOS_IN32(dptr) !=  (('R' << 24) | ('I' << 16) | ('C' << 8) | 'P')) {
 831                 printk(KERN_WARNING "aty128fb: PCI DATA signature in ROM incorrect: %08x\n",
 832                        BIOS_IN32(dptr));
 833                 goto anyway;
 834         }
 835         rom_type = BIOS_IN8(dptr + 0x14);
 836         switch(rom_type) {
 837         case 0:
 838                 printk(KERN_INFO "aty128fb: Found Intel x86 BIOS ROM Image\n");
 839                 break;
 840         case 1:
 841                 printk(KERN_INFO "aty128fb: Found Open Firmware ROM Image\n");
 842                 goto failed;
 843         case 2:
 844                 printk(KERN_INFO "aty128fb: Found HP PA-RISC ROM Image\n");
 845                 goto failed;
 846         default:
 847                 printk(KERN_INFO "aty128fb: Found unknown type %d ROM Image\n", rom_type);
 848                 goto failed;
 849         }
 850  anyway:
 851         return bios;
 852
 853  failed:
 854         pci_unmap_rom(dev, bios);
 855         return NULL;
 856 }
 857
 858 static void __devinit aty128_get_pllinfo(struct aty128fb_par *par, unsigned char __iomem *bios)
 859 {
 860         unsigned int bios_hdr;
 861         unsigned int bios_pll;
 862
 863         bios_hdr = BIOS_IN16(0x48);
 864         bios_pll = BIOS_IN16(bios_hdr + 0x30);
 865
 866         par->constants.ppll_max = BIOS_IN32(bios_pll + 0x16);
 867         par->constants.ppll_min = BIOS_IN32(bios_pll + 0x12);
 868         par->constants.xclk = BIOS_IN16(bios_pll + 0x08);
 869         par->constants.ref_divider = BIOS_IN16(bios_pll + 0x10);
 870         par->constants.ref_clk = BIOS_IN16(bios_pll + 0x0e);
 871
 872         DBG("ppll_max %d ppll_min %d xclk %d ref_divider %d ref clock %d\n",
 873                         par->constants.ppll_max, par->constants.ppll_min,
 874                         par->constants.xclk, par->constants.ref_divider,
 875                         par->constants.ref_clk);
 876
 877 }
 878
 879 #ifdef CONFIG_X86
 880 static void __iomem *  __devinit aty128_find_mem_vbios(struct aty128fb_par *par)
 881 {
 882         /* I simplified this code as we used to miss the signatures in
 883          * a lot of case. It's now closer to XFree, we just don't check
 884          * for signatures at all... Something better will have to be done
 885          * if we end up having conflicts
 886          */
 887         u32  segstart;
 888         unsigned char __iomem *rom_base = NULL;
 889
 890         for (segstart=0x000c0000; segstart<0x000f0000; segstart+=0x00001000) {
 891                 rom_base = ioremap(segstart, 0x10000);
 892                 if (rom_base == NULL)
 893                         return NULL;
 894                 if (readb(rom_base) == 0x55 && readb(rom_base + 1) == 0xaa)
 895                         break;
 896                 iounmap(rom_base);
 897                 rom_base = NULL;
 898         }
 899         return rom_base;
 900 }
 901 #endif
 902 #endif /* ndef(__sparc__) */
 903
 904 /* fill in known card constants if pll_block is not available */
 905 static void __devinit aty128_timings(struct aty128fb_par *par)
 906 {
 907 #ifdef CONFIG_PPC_OF
 908         /* instead of a table lookup, assume OF has properly
 909          * setup the PLL registers and use their values
 910          * to set the XCLK values and reference divider values */
 911
 912         u32 x_mpll_ref_fb_div;
 913         u32 xclk_cntl;
 914         u32 Nx, M;
 915         unsigned PostDivSet[] = { 0, 1, 2, 4, 8, 3, 6, 12 };
 916 #endif
 917
 918         if (!par->constants.ref_clk)
 919                 par->constants.ref_clk = 2950;
 920
 921 #ifdef CONFIG_PPC_OF
 922         x_mpll_ref_fb_div = aty_ld_pll(X_MPLL_REF_FB_DIV);
 923         xclk_cntl = aty_ld_pll(XCLK_CNTL) & 0x7;
 924         Nx = (x_mpll_ref_fb_div & 0x00ff00) >> 8;
 925         M  = x_mpll_ref_fb_div & 0x0000ff;
 926
 927         par->constants.xclk = round_div((2 * Nx * par->constants.ref_clk),
 928                                         (M * PostDivSet[xclk_cntl]));
 929
 930         par->constants.ref_divider =
 931                 aty_ld_pll(PPLL_REF_DIV) & PPLL_REF_DIV_MASK;
 932 #endif
 933
 934         if (!par->constants.ref_divider) {
 935                 par->constants.ref_divider = 0x3b;
 936
 937                 aty_st_pll(X_MPLL_REF_FB_DIV, 0x004c4c1e);
 938                 aty_pll_writeupdate(par);
 939         }
 940         aty_st_pll(PPLL_REF_DIV, par->constants.ref_divider);
 941         aty_pll_writeupdate(par);
 942
 943         /* from documentation */
 944         if (!par->constants.ppll_min)
 945                 par->constants.ppll_min = 12500;
 946         if (!par->constants.ppll_max)
 947                 par->constants.ppll_max = 25000;    /* 23000 on some cards? */
 948         if (!par->constants.xclk)
 949                 par->constants.xclk = 0x1d4d;        /* same as mclk */
 950
 951         par->constants.fifo_width = 128;
 952         par->constants.fifo_depth = 32;
 953
 954         switch (aty_ld_le32(MEM_CNTL) & 0x3) {
 955         case 0:
 956                 par->mem = &sdr_128;
 957                 break;
 958         case 1:
 959                 par->mem = &sdr_sgram;
 960                 break;
 961         case 2:
 962                 par->mem = &ddr_sgram;
 963                 break;
 964         default:
 965                 par->mem = &sdr_sgram;
 966         }
 967 }
 968
 969
 970
 971 /*
 972  * CRTC programming
 973  */
 974
 975 /* Program the CRTC registers */
 976 static void aty128_set_crtc(const struct aty128_crtc *crtc,
 977                             const struct aty128fb_par *par)
 978 {
 979         aty_st_le32(CRTC_GEN_CNTL, crtc->gen_cntl);
 980         aty_st_le32(CRTC_H_TOTAL_DISP, crtc->h_total);
 981         aty_st_le32(CRTC_H_SYNC_STRT_WID, crtc->h_sync_strt_wid);
 982         aty_st_le32(CRTC_V_TOTAL_DISP, crtc->v_total);
 983         aty_st_le32(CRTC_V_SYNC_STRT_WID, crtc->v_sync_strt_wid);
 984         aty_st_le32(CRTC_PITCH, crtc->pitch);
 985         aty_st_le32(CRTC_OFFSET, crtc->offset);
 986         aty_st_le32(CRTC_OFFSET_CNTL, crtc->offset_cntl);
 987         /* Disable ATOMIC updating.  Is this the right place? */
 988         aty_st_pll(PPLL_CNTL, aty_ld_pll(PPLL_CNTL) & ~(0x00030000));
 989 }
 990
 991
 992 static int aty128_var_to_crtc(const struct fb_var_screeninfo *var,
 993                               struct aty128_crtc *crtc,
 994                               const struct aty128fb_par *par)
 995 {
 996         u32 xres, yres, vxres, vyres, xoffset, yoffset, bpp, dst;
 997         u32 left, right, upper, lower, hslen, vslen, sync, vmode;
 998         u32 h_total, h_disp, h_sync_strt, h_sync_wid, h_sync_pol;
 999         u32 v_total, v_disp, v_sync_strt, v_sync_wid, v_sync_pol, c_sync;
1000         u32 depth, bytpp;
1001         u8 mode_bytpp[7] = { 0, 0, 1, 2, 2, 3, 4 };
1002
1003         /* input */
1004         xres = var->xres;
1005         yres = var->yres;
1006         vxres   = var->xres_virtual;
1007         vyres   = var->yres_virtual;
1008         xoffset = var->xoffset;
1009         yoffset = var->yoffset;
1010         bpp   = var->bits_per_pixel;
1011         left  = var->left_margin;
1012         right = var->right_margin;
1013         upper = var->upper_margin;
1014         lower = var->lower_margin;
1015         hslen = var->hsync_len;
1016         vslen = var->vsync_len;
1017         sync  = var->sync;
1018         vmode = var->vmode;
1019
1020         if (bpp != 16)
1021                 depth = bpp;
1022         else
1023                 depth = (var->green.length == 6) ? 16 : 15;
1024
1025         /* check for mode eligibility
1026          * accept only non interlaced modes */
1027         if ((vmode & FB_VMODE_MASK) != FB_VMODE_NONINTERLACED)
1028                 return -EINVAL;
1029
1030         /* convert (and round up) and validate */
1031         xres = (xres + 7) & ~7;
1032         xoffset = (xoffset + 7) & ~7;
1033
1034         if (vxres < xres + xoffset)
1035                 vxres = xres + xoffset;
1036
1037         if (vyres < yres + yoffset)
1038                 vyres = yres + yoffset;
1039
1040         /* convert depth into ATI register depth */
1041         dst = depth_to_dst(depth);
1042
1043         if (dst == -EINVAL) {
1044                 printk(KERN_ERR "aty128fb: Invalid depth or RGBA\n");
1045                 return -EINVAL;
1046         }
1047
1048         /* convert register depth to bytes per pixel */
1049         bytpp = mode_bytpp[dst];
1050
1051         /* make sure there is enough video ram for the mode */
1052         if ((u32)(vxres * vyres * bytpp) > par->vram_size) {
1053                 printk(KERN_ERR "aty128fb: Not enough memory for mode\n");
1054                 return -EINVAL;
1055         }
1056
1057         h_disp = (xres >> 3) - 1;
1058         h_total = (((xres + right + hslen + left) >> 3) - 1) & 0xFFFFL;
1059
1060         v_disp = yres - 1;
1061         v_total = (yres + upper + vslen + lower - 1) & 0xFFFFL;
1062
1063         /* check to make sure h_total and v_total are in range */
1064         if (((h_total >> 3) - 1) > 0x1ff || (v_total - 1) > 0x7FF) {
1065                 printk(KERN_ERR "aty128fb: invalid width ranges\n");
1066                 return -EINVAL;
1067         }
1068
1069         h_sync_wid = (hslen + 7) >> 3;
1070         if (h_sync_wid == 0)
1071                 h_sync_wid = 1;
1072         else if (h_sync_wid > 0x3f)        /* 0x3f = max hwidth */
1073                 h_sync_wid = 0x3f;
1074
1075         h_sync_strt = (h_disp << 3) + right;
1076
1077         v_sync_wid = vslen;
1078         if (v_sync_wid == 0)
1079                 v_sync_wid = 1;
1080         else if (v_sync_wid > 0x1f)        /* 0x1f = max vwidth */
1081                 v_sync_wid = 0x1f;
1082
1083         v_sync_strt = v_disp + lower;
1084
1085         h_sync_pol = sync & FB_SYNC_HOR_HIGH_ACT ? 0 : 1;
1086         v_sync_pol = sync & FB_SYNC_VERT_HIGH_ACT ? 0 : 1;
1087
1088         c_sync = sync & FB_SYNC_COMP_HIGH_ACT ? (1 << 4) : 0;
1089
1090         crtc->gen_cntl = 0x3000000L | c_sync | (dst << 8);
1091
1092         crtc->h_total = h_total | (h_disp << 16);
1093         crtc->v_total = v_total | (v_disp << 16);
1094
1095         crtc->h_sync_strt_wid = h_sync_strt | (h_sync_wid << 16) |
1096                 (h_sync_pol << 23);
1097         crtc->v_sync_strt_wid = v_sync_strt | (v_sync_wid << 16) |
1098                 (v_sync_pol << 23);
1099
1100         crtc->pitch = vxres >> 3;
1101
1102         crtc->offset = 0;
1103
1104         if ((var->activate & FB_ACTIVATE_MASK) == FB_ACTIVATE_NOW)
1105                 crtc->offset_cntl = 0x00010000;
1106         else
1107                 crtc->offset_cntl = 0;
1108
1109         crtc->vxres = vxres;
1110         crtc->vyres = vyres;
1111         crtc->xoffset = xoffset;
1112         crtc->yoffset = yoffset;
1113         crtc->depth = depth;
1114         crtc->bpp = bpp;
1115
1116         return 0;
1117 }
1118
1119
1120 static int aty128_pix_width_to_var(int pix_width, struct fb_var_screeninfo *var)
1121 {
1122
1123         /* fill in pixel info */
1124         var->red.msb_right = 0;
1125         var->green.msb_right = 0;
1126         var->blue.offset = 0;
1127         var->blue.msb_right = 0;
1128         var->transp.offset = 0;
1129         var->transp.length = 0;
1130         var->transp.msb_right = 0;
1131         switch (pix_width) {
1132         case CRTC_PIX_WIDTH_8BPP:
1133                 var->bits_per_pixel = 8;
1134                 var->red.offset = 0;
1135                 var->red.length = 8;
1136                 var->green.offset = 0;
1137                 var->green.length = 8;
1138                 var->blue.length = 8;
1139                 break;
1140         case CRTC_PIX_WIDTH_15BPP:
1141                 var->bits_per_pixel = 16;
1142                 var->red.offset = 10;
1143                 var->red.length = 5;
1144                 var->green.offset = 5;
1145                 var->green.length = 5;
1146                 var->blue.length = 5;
1147                 break;
1148         case CRTC_PIX_WIDTH_16BPP:
1149                 var->bits_per_pixel = 16;
1150                 var->red.offset = 11;
1151                 var->red.length = 5;
1152                 var->green.offset = 5;
1153                 var->green.length = 6;
1154                 var->blue.length = 5;
1155                 break;
1156         case CRTC_PIX_WIDTH_24BPP:
1157                 var->bits_per_pixel = 24;
1158                 var->red.offset = 16;
1159                 var->red.length = 8;
1160                 var->green.offset = 8;
1161                 var->green.length = 8;
1162                 var->blue.length = 8;
1163                 break;
1164         case CRTC_PIX_WIDTH_32BPP:
1165                 var->bits_per_pixel = 32;
1166                 var->red.offset = 16;
1167                 var->red.length = 8;
1168                 var->green.offset = 8;
1169                 var->green.length = 8;
1170                 var->blue.length = 8;
1171                 var->transp.offset = 24;
1172                 var->transp.length = 8;
1173                 break;
1174         default:
1175                 printk(KERN_ERR "aty128fb: Invalid pixel width\n");
1176                 return -EINVAL;
1177         }
1178
1179         return 0;
1180 }
1181
1182
1183 static int aty128_crtc_to_var(const struct aty128_crtc *crtc,
1184                               struct fb_var_screeninfo *var)
1185 {
1186         u32 xres, yres, left, right, upper, lower, hslen, vslen, sync;
1187         u32 h_total, h_disp, h_sync_strt, h_sync_dly, h_sync_wid, h_sync_pol;
1188         u32 v_total, v_disp, v_sync_strt, v_sync_wid, v_sync_pol, c_sync;
1189         u32 pix_width;
1190
1191         /* fun with masking */
1192         h_total     = crtc->h_total & 0x1ff;
1193         h_disp      = (crtc->h_total >> 16) & 0xff;
1194         h_sync_strt = (crtc->h_sync_strt_wid >> 3) & 0x1ff;
1195         h_sync_dly  = crtc->h_sync_strt_wid & 0x7;
1196         h_sync_wid  = (crtc->h_sync_strt_wid >> 16) & 0x3f;
1197         h_sync_pol  = (crtc->h_sync_strt_wid >> 23) & 0x1;
1198         v_total     = crtc->v_total & 0x7ff;
1199         v_disp      = (crtc->v_total >> 16) & 0x7ff;
1200         v_sync_strt = crtc->v_sync_strt_wid & 0x7ff;
1201         v_sync_wid  = (crtc->v_sync_strt_wid >> 16) & 0x1f;
1202         v_sync_pol  = (crtc->v_sync_strt_wid >> 23) & 0x1;
1203         c_sync      = crtc->gen_cntl & CRTC_CSYNC_EN ? 1 : 0;
1204         pix_width   = crtc->gen_cntl & CRTC_PIX_WIDTH_MASK;
1205
1206         /* do conversions */
1207         xres  = (h_disp + 1) << 3;
1208         yres  = v_disp + 1;
1209         left  = ((h_total - h_sync_strt - h_sync_wid) << 3) - h_sync_dly;
1210         right = ((h_sync_strt - h_disp) << 3) + h_sync_dly;
1211         hslen = h_sync_wid << 3;
1212         upper = v_total - v_sync_strt - v_sync_wid;
1213         lower = v_sync_strt - v_disp;
1214         vslen = v_sync_wid;
1215         sync  = (h_sync_pol ? 0 : FB_SYNC_HOR_HIGH_ACT) |
1216                 (v_sync_pol ? 0 : FB_SYNC_VERT_HIGH_ACT) |
1217                 (c_sync ? FB_SYNC_COMP_HIGH_ACT : 0);
1218
1219         aty128_pix_width_to_var(pix_width, var);
1220
1221         var->xres = xres;
1222         var->yres = yres;
1223         var->xres_virtual = crtc->vxres;
1224         var->yres_virtual = crtc->vyres;
1225         var->xoffset = crtc->xoffset;
1226         var->yoffset = crtc->yoffset;
1227         var->left_margin  = left;
1228         var->right_margin = right;
1229         var->upper_margin = upper;
1230         var->lower_margin = lower;
1231         var->hsync_len = hslen;
1232         var->vsync_len = vslen;
1233         var->sync  = sync;
1234         var->vmode = FB_VMODE_NONINTERLACED;
1235
1236         return 0;
1237 }
1238
1239 static void aty128_set_crt_enable(struct aty128fb_par *par, int on)
1240 {
1241         if (on) {
1242                 aty_st_le32(CRTC_EXT_CNTL, aty_ld_le32(CRTC_EXT_CNTL) | CRT_CRTC_ON);
1243                 aty_st_le32(DAC_CNTL, (aty_ld_le32(DAC_CNTL) | DAC_PALETTE2_SNOOP_EN));
1244         } else
1245                 aty_st_le32(CRTC_EXT_CNTL, aty_ld_le32(CRTC_EXT_CNTL) & ~CRT_CRTC_ON);
1246 }
1247
1248 static void aty128_set_lcd_enable(struct aty128fb_par *par, int on)
1249 {
1250         u32 reg;
1251 #ifdef CONFIG_FB_ATY128_BACKLIGHT
1252         struct fb_info *info = pci_get_drvdata(par->pdev);
1253 #endif
1254
1255         if (on) {
1256                 reg = aty_ld_le32(LVDS_GEN_CNTL);
1257                 reg |= LVDS_ON | LVDS_EN | LVDS_BLON | LVDS_DIGION;
1258                 reg &= ~LVDS_DISPLAY_DIS;
1259                 aty_st_le32(LVDS_GEN_CNTL, reg);
1260 #ifdef CONFIG_FB_ATY128_BACKLIGHT
1261                 aty128_bl_set_power(info, FB_BLANK_UNBLANK);
1262 #endif
1263         } else {
1264 #ifdef CONFIG_FB_ATY128_BACKLIGHT
1265                 aty128_bl_set_power(info, FB_BLANK_POWERDOWN);
1266 #endif
1267                 reg = aty_ld_le32(LVDS_GEN_CNTL);
1268                 reg |= LVDS_DISPLAY_DIS;
1269                 aty_st_le32(LVDS_GEN_CNTL, reg);
1270                 mdelay(100);
1271                 reg &= ~(LVDS_ON /*| LVDS_EN*/);
1272                 aty_st_le32(LVDS_GEN_CNTL, reg);
1273         }
1274 }
1275
1276 static void aty128_set_pll(struct aty128_pll *pll, const struct aty128fb_par *par)
1277 {
1278         u32 div3;
1279
1280         unsigned char post_conv[] =     /* register values for post dividers */
1281         { 2, 0, 1, 4, 2, 2, 6, 2, 3, 2, 2, 2, 7 };
1282
1283         /* select PPLL_DIV_3 */
1284         aty_st_le32(CLOCK_CNTL_INDEX, aty_ld_le32(CLOCK_CNTL_INDEX) | (3 << 8));
1285
1286         /* reset PLL */
1287         aty_st_pll(PPLL_CNTL,
1288                    aty_ld_pll(PPLL_CNTL) | PPLL_RESET | PPLL_ATOMIC_UPDATE_EN);
1289
1290         /* write the reference divider */
1291         aty_pll_wait_readupdate(par);
1292         aty_st_pll(PPLL_REF_DIV, par->constants.ref_divider & 0x3ff);
1293         aty_pll_writeupdate(par);
1294
1295         div3 = aty_ld_pll(PPLL_DIV_3);
1296         div3 &= ~PPLL_FB3_DIV_MASK;
1297         div3 |= pll->feedback_divider;
1298         div3 &= ~PPLL_POST3_DIV_MASK;
1299         div3 |= post_conv[pll->post_divider] << 16;
1300
1301         /* write feedback and post dividers */
1302         aty_pll_wait_readupdate(par);
1303         aty_st_pll(PPLL_DIV_3, div3);
1304         aty_pll_writeupdate(par);
1305
1306         aty_pll_wait_readupdate(par);
1307         aty_st_pll(HTOTAL_CNTL, 0);     /* no horiz crtc adjustment */
1308         aty_pll_writeupdate(par);
1309
1310         /* clear the reset, just in case */
1311         aty_st_pll(PPLL_CNTL, aty_ld_pll(PPLL_CNTL) & ~PPLL_RESET);
1312 }
1313
1314
1315 static int aty128_var_to_pll(u32 period_in_ps, struct aty128_pll *pll,
1316                              const struct aty128fb_par *par)
1317 {
1318         const struct aty128_constants c = par->constants;
1319         unsigned char post_dividers[] = {1,2,4,8,3,6,12};
1320         u32 output_freq;
1321         u32 vclk;        /* in .01 MHz */
1322         int i = 0;
1323         u32 n, d;
1324
1325         vclk = 100000000 / period_in_ps;        /* convert units to 10 kHz */
1326
1327         /* adjust pixel clock if necessary */
1328         if (vclk > c.ppll_max)
1329                 vclk = c.ppll_max;
1330         if (vclk * 12 < c.ppll_min)
1331                 vclk = c.ppll_min/12;
1332
1333         /* now, find an acceptable divider */
1334         for (i = 0; i < sizeof(post_dividers); i++) {
1335                 output_freq = post_dividers[i] * vclk;
1336                 if (output_freq >= c.ppll_min && output_freq <= c.ppll_max) {
1337                         pll->post_divider = post_dividers[i];
1338                         break;
1339                 }
1340         }
1341
1342         /* calculate feedback divider */
1343         n = c.ref_divider * output_freq;
1344         d = c.ref_clk;
1345
1346         pll->feedback_divider = round_div(n, d);
1347         pll->vclk = vclk;
1348
1349         DBG("post %d feedback %d vlck %d output %d ref_divider %d "
1350             "vclk_per: %d\n", pll->post_divider,
1351             pll->feedback_divider, vclk, output_freq,
1352             c.ref_divider, period_in_ps);
1353
1354         return 0;
1355 }
1356
1357
1358 static int aty128_pll_to_var(const struct aty128_pll *pll, struct fb_var_screeninfo *var)
1359 {
1360         var->pixclock = 100000000 / pll->vclk;
1361
1362         return 0;
1363 }
1364
1365
1366 static void aty128_set_fifo(const struct aty128_ddafifo *dsp,
1367                             const struct aty128fb_par *par)
1368 {
1369         aty_st_le32(DDA_CONFIG, dsp->dda_config);
1370         aty_st_le32(DDA_ON_OFF, dsp->dda_on_off);
1371 }
1372
1373
1374 static int aty128_ddafifo(struct aty128_ddafifo *dsp,
1375                           const struct aty128_pll *pll,
1376                           u32 depth,
1377                           const struct aty128fb_par *par)
1378 {
1379         const struct aty128_meminfo *m = par->mem;
1380         u32 xclk = par->constants.xclk;
1381         u32 fifo_width = par->constants.fifo_width;
1382         u32 fifo_depth = par->constants.fifo_depth;
1383         s32 x, b, p, ron, roff;
1384         u32 n, d, bpp;
1385
1386         /* round up to multiple of 8 */
1387         bpp = (depth+7) & ~7;
1388
1389         n = xclk * fifo_width;
1390         d = pll->vclk * bpp;
1391         x = round_div(n, d);
1392
1393         ron = 4 * m->MB +
1394                 3 * ((m->Trcd - 2 > 0) ? m->Trcd - 2 : 0) +
1395                 2 * m->Trp +
1396                 m->Twr +
1397                 m->CL +
1398                 m->Tr2w +
1399                 x;
1400
1401         DBG("x %x\n", x);
1402
1403         b = 0;
1404         while (x) {
1405                 x >>= 1;
1406                 b++;
1407         }
1408         p = b + 1;
1409
1410         ron <<= (11 - p);
1411
1412         n <<= (11 - p);
1413         x = round_div(n, d);
1414         roff = x * (fifo_depth - 4);
1415
1416         if ((ron + m->Rloop) >= roff) {
1417                 printk(KERN_ERR "aty128fb: Mode out of range!\n");
1418                 return -EINVAL;
1419         }
1420
1421         DBG("p: %x rloop: %x x: %x ron: %x roff: %x\n",
1422             p, m->Rloop, x, ron, roff);
1423
1424         dsp->dda_config = p << 16 | m->Rloop << 20 | x;
1425         dsp->dda_on_off = ron << 16 | roff;
1426
1427         return 0;
1428 }
1429
1430
1431 /*
1432  * This actually sets the video mode.
1433  */
1434 static int aty128fb_set_par(struct fb_info *info)
1435 {
1436         struct aty128fb_par *par = info->par;
1437         u32 config;
1438         int err;
1439
1440         if ((err = aty128_decode_var(&info->var, par)) != 0)
1441                 return err;
1442
1443         if (par->blitter_may_be_busy)
1444                 wait_for_idle(par);
1445
1446         /* clear all registers that may interfere with mode setting */
1447         aty_st_le32(OVR_CLR, 0);
1448         aty_st_le32(OVR_WID_LEFT_RIGHT, 0);
1449         aty_st_le32(OVR_WID_TOP_BOTTOM, 0);
1450         aty_st_le32(OV0_SCALE_CNTL, 0);
1451         aty_st_le32(MPP_TB_CONFIG, 0);
1452         aty_st_le32(MPP_GP_CONFIG, 0);
1453         aty_st_le32(SUBPIC_CNTL, 0);
1454         aty_st_le32(VIPH_CONTROL, 0);
1455         aty_st_le32(I2C_CNTL_1, 0);         /* turn off i2c */
1456         aty_st_le32(GEN_INT_CNTL, 0);   /* turn off interrupts */
1457         aty_st_le32(CAP0_TRIG_CNTL, 0);
1458         aty_st_le32(CAP1_TRIG_CNTL, 0);
1459
1460         aty_st_8(CRTC_EXT_CNTL + 1, 4); /* turn video off */
1461
1462         aty128_set_crtc(&par->crtc, par);
1463         aty128_set_pll(&par->pll, par);
1464         aty128_set_fifo(&par->fifo_reg, par);
1465
1466         config = aty_ld_le32(CONFIG_CNTL) & ~3;
1467
1468 #if defined(__BIG_ENDIAN)
1469         if (par->crtc.bpp == 32)
1470                 config |= 2;    /* make aperture do 32 bit swapping */
1471         else if (par->crtc.bpp == 16)
1472                 config |= 1;    /* make aperture do 16 bit swapping */
1473 #endif
1474
1475         aty_st_le32(CONFIG_CNTL, config);
1476         aty_st_8(CRTC_EXT_CNTL + 1, 0); /* turn the video back on */
1477
1478         info->fix.line_length = (par->crtc.vxres * par->crtc.bpp) >> 3;
1479         info->fix.visual = par->crtc.bpp == 8 ? FB_VISUAL_PSEUDOCOLOR
1480                 : FB_VISUAL_DIRECTCOLOR;
1481
1482         if (par->chip_gen == rage_M3) {
1483                 aty128_set_crt_enable(par, par->crt_on);
1484                 aty128_set_lcd_enable(par, par->lcd_on);
1485         }
1486         if (par->accel_flags & FB_ACCELF_TEXT)
1487                 aty128_init_engine(par);
1488
1489 #ifdef CONFIG_BOOTX_TEXT
1490         btext_update_display(info->fix.smem_start,
1491                              (((par->crtc.h_total>>16) & 0xff)+1)*8,
1492                              ((par->crtc.v_total>>16) & 0x7ff)+1,
1493                              par->crtc.bpp,
1494                              par->crtc.vxres*par->crtc.bpp/8);
1495 #endif /* CONFIG_BOOTX_TEXT */
1496
1497         return 0;
1498 }
1499
1500 /*
1501  *  encode/decode the User Defined Part of the Display
1502  */
1503
1504 static int aty128_decode_var(struct fb_var_screeninfo *var, struct aty128fb_par *par)
1505 {
1506         int err;
1507         struct aty128_crtc crtc;
1508         struct aty128_pll pll;
1509         struct aty128_ddafifo fifo_reg;
1510
1511         if ((err = aty128_var_to_crtc(var, &crtc, par)))
1512                 return err;
1513
1514         if ((err = aty128_var_to_pll(var->pixclock, &pll, par)))
1515                 return err;
1516
1517         if ((err = aty128_ddafifo(&fifo_reg, &pll, crtc.depth, par)))
1518                 return err;
1519
1520         par->crtc = crtc;
1521         par->pll = pll;
1522         par->fifo_reg = fifo_reg;
1523         par->accel_flags = var->accel_flags;
1524
1525         return 0;
1526 }
1527
1528
1529 static int aty128_encode_var(struct fb_var_screeninfo *var,
1530                              const struct aty128fb_par *par)
1531 {
1532         int err;
1533
1534         if ((err = aty128_crtc_to_var(&par->crtc, var)))
1535                 return err;
1536
1537         if ((err = aty128_pll_to_var(&par->pll, var)))
1538                 return err;
1539
1540         var->nonstd = 0;
1541         var->activate = 0;
1542
1543         var->height = -1;
1544         var->width = -1;
1545         var->accel_flags = par->accel_flags;
1546
1547         return 0;
1548 }
1549
1550
1551 static int aty128fb_check_var(struct fb_var_screeninfo *var, struct fb_info *info)
1552 {
1553         struct aty128fb_par par;
1554         int err;
1555
1556         par = *(struct aty128fb_par *)info->par;
1557         if ((err = aty128_decode_var(var, &par)) != 0)
1558                 return err;
1559         aty128_encode_var(var, &par);
1560         return 0;
1561 }
1562
1563
1564 /*
1565  *  Pan or Wrap the Display
1566  */
1567 static int aty128fb_pan_display(struct fb_var_screeninfo *var, struct fb_info *fb)
1568 {
1569         struct aty128fb_par *par = fb->par;
1570         u32 xoffset, yoffset;
1571         u32 offset;
1572         u32 xres, yres;
1573
1574         xres = (((par->crtc.h_total >> 16) & 0xff) + 1) << 3;
1575         yres = ((par->crtc.v_total >> 16) & 0x7ff) + 1;
1576
1577         xoffset = (var->xoffset +7) & ~7;
1578         yoffset = var->yoffset;
1579
1580         if (xoffset+xres > par->crtc.vxres || yoffset+yres > par->crtc.vyres)
1581                 return -EINVAL;
1582
1583         par->crtc.xoffset = xoffset;
1584         par->crtc.yoffset = yoffset;
1585
1586         offset = ((yoffset * par->crtc.vxres + xoffset)*(par->crtc.bpp >> 3)) & ~7;
1587
1588         if (par->crtc.bpp == 24)
1589                 offset += 8 * (offset % 3); /* Must be multiple of 8 and 3 */
1590
1591         aty_st_le32(CRTC_OFFSET, offset);
1592
1593         return 0;
1594 }
1595
1596
1597 /*
1598  *  Helper function to store a single palette register
1599  */
1600 static void aty128_st_pal(u_int regno, u_int red, u_int green, u_int blue,
1601                           struct aty128fb_par *par)
1602 {
1603         if (par->chip_gen == rage_M3) {
1604 #if 0
1605                 /* Note: For now, on M3, we set palette on both heads, which may
1606                  * be useless. Can someone with a M3 check this ?
1607                  *
1608                  * This code would still be useful if using the second CRTC to
1609                  * do mirroring
1610                  */
1611
1612                 aty_st_le32(DAC_CNTL, aty_ld_le32(DAC_CNTL) | DAC_PALETTE_ACCESS_CNTL);
1613                 aty_st_8(PALETTE_INDEX, regno);
1614                 aty_st_le32(PALETTE_DATA, (red<<16)|(green<<8)|blue);
1615 #endif
1616                 aty_st_le32(DAC_CNTL, aty_ld_le32(DAC_CNTL) & ~DAC_PALETTE_ACCESS_CNTL);
1617         }
1618
1619         aty_st_8(PALETTE_INDEX, regno);
1620         aty_st_le32(PALETTE_DATA, (red<<16)|(green<<8)|blue);
1621 }
1622
1623 static int aty128fb_sync(struct fb_info *info)
1624 {
1625         struct aty128fb_par *par = info->par;
1626
1627         if (par->blitter_may_be_busy)
1628                 wait_for_idle(par);
1629         return 0;
1630 }
1631
1632 #ifndef MODULE
1633 static int __devinit aty128fb_setup(char *options)
1634 {
1635         char *this_opt;
1636
1637         if (!options || !*options)
1638                 return 0;
1639
1640         while ((this_opt = strsep(&options, ",")) != NULL) {
1641                 if (!strncmp(this_opt, "lcd:", 4)) {
1642                         default_lcd_on = simple_strtoul(this_opt+4, NULL, 0);
1643                         continue;
1644                 } else if (!strncmp(this_opt, "crt:", 4)) {
1645                         default_crt_on = simple_strtoul(this_opt+4, NULL, 0);
1646                         continue;
1647                 }
1648 #ifdef CONFIG_MTRR
1649                 if(!strncmp(this_opt, "nomtrr", 6)) {
1650                         mtrr = 0;
1651                         continue;
1652                 }
1653 #endif
1654 #ifdef CONFIG_PPC_PMAC
1655                 /* vmode and cmode deprecated */
1656                 if (!strncmp(this_opt, "vmode:", 6)) {
1657                         unsigned int vmode = simple_strtoul(this_opt+6, NULL, 0);
1658                         if (vmode > 0 && vmode <= VMODE_MAX)
1659                                 default_vmode = vmode;
1660                         continue;
1661                 } else if (!strncmp(this_opt, "cmode:", 6)) {
1662                         unsigned int cmode = simple_strtoul(this_opt+6, NULL, 0);
1663                         switch (cmode) {
1664                         case 0:
1665                         case 8:
1666                                 default_cmode = CMODE_8;
1667                                 break;
1668                         case 15:
1669                         case 16:
1670                                 default_cmode = CMODE_16;
1671                                 break;
1672                         case 24:
1673                         case 32:
1674                                 default_cmode = CMODE_32;
1675                                 break;
1676                         }
1677                         continue;
1678                 }
1679 #endif /* CONFIG_PPC_PMAC */
1680                 mode_option = this_opt;
1681         }
1682         return 0;
1683 }
1684 #endif  /*  MODULE  */
1685
1686 /* Backlight */
1687 #ifdef CONFIG_FB_ATY128_BACKLIGHT
1688 #define MAX_LEVEL 0xFF
1689
1690 static struct backlight_properties aty128_bl_data;
1691
1692 /* Call with fb_info->bl_mutex held */
1693 static int aty128_bl_get_level_brightness(struct aty128fb_par *par,
1694                 int level)
1695 {
1696         struct fb_info *info = pci_get_drvdata(par->pdev);
1697         int atylevel;
1698
1699         /* Get and convert the value */
1700         atylevel = MAX_LEVEL -
1701                 (info->bl_curve[level] * FB_BACKLIGHT_MAX / MAX_LEVEL);
1702
1703         if (atylevel < 0)
1704                 atylevel = 0;
1705         else if (atylevel > MAX_LEVEL)
1706                 atylevel = MAX_LEVEL;
1707
1708         return atylevel;
1709 }
1710
1711 /* We turn off the LCD completely instead of just dimming the backlight.
1712  * This provides greater power saving and the display is useless without
1713  * backlight anyway
1714  */
1715 #define BACKLIGHT_LVDS_OFF
1716 /* That one prevents proper CRT output with LCD off */
1717 #undef BACKLIGHT_DAC_OFF
1718
1719 /* Call with fb_info->bl_mutex held */
1720 static int __aty128_bl_update_status(struct backlight_device *bd)
1721 {
1722         struct aty128fb_par *par = class_get_devdata(&bd->class_dev);
1723         unsigned int reg = aty_ld_le32(LVDS_GEN_CNTL);
1724         int level;
1725
1726         if (bd->props->power != FB_BLANK_UNBLANK ||
1727             bd->props->fb_blank != FB_BLANK_UNBLANK ||
1728             !par->lcd_on)
1729                 level = 0;
1730         else
1731                 level = bd->props->brightness;
1732
1733         reg |= LVDS_BL_MOD_EN | LVDS_BLON;
1734         if (level > 0) {
1735                 reg |= LVDS_DIGION;
1736                 if (!(reg & LVDS_ON)) {
1737                         reg &= ~LVDS_BLON;
1738                         aty_st_le32(LVDS_GEN_CNTL, reg);
1739                         aty_ld_le32(LVDS_GEN_CNTL);
1740                         mdelay(10);
1741                         reg |= LVDS_BLON;
1742                         aty_st_le32(LVDS_GEN_CNTL, reg);
1743                 }
1744                 reg &= ~LVDS_BL_MOD_LEVEL_MASK;
1745                 reg |= (aty128_bl_get_level_brightness(par, level) << LVDS_BL_MOD_LEVEL_SHIFT);
1746 #ifdef BACKLIGHT_LVDS_OFF
1747                 reg |= LVDS_ON | LVDS_EN;
1748                 reg &= ~LVDS_DISPLAY_DIS;
1749 #endif
1750                 aty_st_le32(LVDS_GEN_CNTL, reg);
1751 #ifdef BACKLIGHT_DAC_OFF
1752                 aty_st_le32(DAC_CNTL, aty_ld_le32(DAC_CNTL) & (~DAC_PDWN));
1753 #endif
1754         } else {
1755                 reg &= ~LVDS_BL_MOD_LEVEL_MASK;
1756                 reg |= (aty128_bl_get_level_brightness(par, 0) << LVDS_BL_MOD_LEVEL_SHIFT);
1757 #ifdef BACKLIGHT_LVDS_OFF
1758                 reg |= LVDS_DISPLAY_DIS;
1759                 aty_st_le32(LVDS_GEN_CNTL, reg);
1760                 aty_ld_le32(LVDS_GEN_CNTL);
1761                 udelay(10);
1762                 reg &= ~(LVDS_ON | LVDS_EN | LVDS_BLON | LVDS_DIGION);
1763 #endif
1764                 aty_st_le32(LVDS_GEN_CNTL, reg);
1765 #ifdef BACKLIGHT_DAC_OFF
1766                 aty_st_le32(DAC_CNTL, aty_ld_le32(DAC_CNTL) | DAC_PDWN);
1767 #endif
1768         }
1769
1770         return 0;
1771 }
1772
1773 static int aty128_bl_update_status(struct backlight_device *bd)
1774 {
1775         struct aty128fb_par *par = class_get_devdata(&bd->class_dev);
1776         struct fb_info *info = pci_get_drvdata(par->pdev);
1777         int ret;
1778
1779         mutex_lock(&info->bl_mutex);
1780         ret = __aty128_bl_update_status(bd);
1781         mutex_unlock(&info->bl_mutex);
1782
1783         return ret;
1784 }
1785
1786 static int aty128_bl_get_brightness(struct backlight_device *bd)
1787 {
1788         return bd->props->brightness;
1789 }
1790
1791 static struct backlight_properties aty128_bl_data = {
1792         .owner          = THIS_MODULE,
1793         .get_brightness = aty128_bl_get_brightness,
1794         .update_status  = aty128_bl_update_status,
1795         .max_brightness = (FB_BACKLIGHT_LEVELS - 1),
1796 };
1797
1798 static void aty128_bl_set_power(struct fb_info *info, int power)
1799 {
1800         mutex_lock(&info->bl_mutex);
1801         up(&info->bl_dev->sem);
1802         info->bl_dev->props->power = power;
1803         __aty128_bl_update_status(info->bl_dev);
1804         down(&info->bl_dev->sem);
1805         mutex_unlock(&info->bl_mutex);
1806 }
1807
1808 static void aty128_bl_init(struct aty128fb_par *par)
1809 {
1810         struct fb_info *info = pci_get_drvdata(par->pdev);
1811         struct backlight_device *bd;
1812         char name[12];
1813
1814         /* Could be extended to Rage128Pro LVDS output too */
1815         if (par->chip_gen != rage_M3)
1816                 return;
1817
1818 #ifdef CONFIG_PMAC_BACKLIGHT
1819         if (!pmac_has_backlight_type("ati"))
1820                 return;
1821 #endif
1822
1823         snprintf(name, sizeof(name), "aty128bl%d", info->node);
1824
1825         bd = backlight_device_register(name, par, &aty128_bl_data);
1826         if (IS_ERR(bd)) {
1827                 info->bl_dev = NULL;
1828                 printk("aty128: Backlight registration failed\n");
1829                 goto error;
1830         }
1831
1832         mutex_lock(&info->bl_mutex);
1833         info->bl_dev = bd;
1834         fb_bl_default_curve(info, 0,
1835                  63 * FB_BACKLIGHT_MAX / MAX_LEVEL,
1836                 219 * FB_BACKLIGHT_MAX / MAX_LEVEL);
1837         mutex_unlock(&info->bl_mutex);
1838
1839         up(&bd->sem);
1840         bd->props->brightness = aty128_bl_data.max_brightness;
1841         bd->props->power = FB_BLANK_UNBLANK;
1842         bd->props->update_status(bd);
1843         down(&bd->sem);
1844
1845 #ifdef CONFIG_PMAC_BACKLIGHT
1846         mutex_lock(&pmac_backlight_mutex);
1847         if (!pmac_backlight)
1848                 pmac_backlight = bd;
1849         mutex_unlock(&pmac_backlight_mutex);
1850 #endif
1851
1852         printk("aty128: Backlight initialized (%s)\n", name);
1853
1854         return;
1855
1856 error:
1857         return;
1858 }
1859
1860 static void aty128_bl_exit(struct aty128fb_par *par)
1861 {
1862         struct fb_info *info = pci_get_drvdata(par->pdev);
1863
1864 #ifdef CONFIG_PMAC_BACKLIGHT
1865         mutex_lock(&pmac_backlight_mutex);
1866 #endif
1867
1868         mutex_lock(&info->bl_mutex);
1869         if (info->bl_dev) {
1870 #ifdef CONFIG_PMAC_BACKLIGHT
1871                 if (pmac_backlight == info->bl_dev)
1872                         pmac_backlight = NULL;
1873 #endif
1874
1875                 backlight_device_unregister(info->bl_dev);
1876                 info->bl_dev = NULL;
1877
1878                 printk("aty128: Backlight unloaded\n");
1879         }
1880         mutex_unlock(&info->bl_mutex);
1881
1882 #ifdef CONFIG_PMAC_BACKLIGHT
1883         mutex_unlock(&pmac_backlight_mutex);
1884 #endif
1885 }
1886 #endif /* CONFIG_FB_ATY128_BACKLIGHT */
1887
1888 /*
1889  *  Initialisation
1890  */
1891
1892 #ifdef CONFIG_PPC_PMAC
1893 static void aty128_early_resume(void *data)
1894 {
1895         struct aty128fb_par *par = data;
1896
1897         if (try_acquire_console_sem())
1898                 return;
1899         aty128_do_resume(par->pdev);
1900         release_console_sem();
1901 }
1902 #endif /* CONFIG_PPC_PMAC */
1903
1904 static int __devinit aty128_init(struct pci_dev *pdev, const struct pci_device_id *ent)
1905 {
1906         struct fb_info *info = pci_get_drvdata(pdev);
1907         struct aty128fb_par *par = info->par;
1908         struct fb_var_screeninfo var;
1909         char video_card[DEVICE_NAME_SIZE];
1910         u8 chip_rev;
1911         u32 dac;
1912
1913         if (!par->vram_size)    /* may have already been probed */
1914                 par->vram_size = aty_ld_le32(CONFIG_MEMSIZE) & 0x03FFFFFF;
1915
1916         /* Get the chip revision */
1917         chip_rev = (aty_ld_le32(CONFIG_CNTL) >> 16) & 0x1F;
1918
1919         strcpy(video_card, "Rage128 XX ");
1920         video_card[8] = ent->device >> 8;
1921         video_card[9] = ent->device & 0xFF;
1922
1923         /* range check to make sure */
1924         if (ent->driver_data < ARRAY_SIZE(r128_family))
1925             strncat(video_card, r128_family[ent->driver_data], sizeof(video_card));
1926
1927         printk(KERN_INFO "aty128fb: %s [chip rev 0x%x] ", video_card, chip_rev);
1928
1929         if (par->vram_size % (1024 * 1024) == 0)
1930                 printk("%dM %s\n", par->vram_size / (1024*1024), par->mem->name);
1931         else
1932                 printk("%dk %s\n", par->vram_size / 1024, par->mem->name);
1933
1934         par->chip_gen = ent->driver_data;
1935
1936         /* fill in info */
1937         info->fbops = &aty128fb_ops;
1938         info->flags = FBINFO_FLAG_DEFAULT;
1939
1940         par->lcd_on = default_lcd_on;
1941         par->crt_on = default_crt_on;
1942
1943         var = default_var;
1944 #ifdef CONFIG_PPC_PMAC
1945         if (machine_is(powermac)) {
1946                 /* Indicate sleep capability */
1947                 if (par->chip_gen == rage_M3) {
1948                         pmac_call_feature(PMAC_FTR_DEVICE_CAN_WAKE, NULL, 0, 1);
1949                         pmac_set_early_video_resume(aty128_early_resume, par);
1950                 }
1951
1952                 /* Find default mode */
1953                 if (mode_option) {
1954                         if (!mac_find_mode(&var, info, mode_option, 8))
1955                                 var = default_var;
1956                 } else {
1957                         if (default_vmode <= 0 || default_vmode > VMODE_MAX)
1958                                 default_vmode = VMODE_1024_768_60;
1959
1960                         /* iMacs need that resolution
1961                          * PowerMac2,1 first r128 iMacs
1962                          * PowerMac2,2 summer 2000 iMacs
1963                          * PowerMac4,1 january 2001 iMacs "flower power"
1964                          */
1965                         if (machine_is_compatible("PowerMac2,1") ||
1966                             machine_is_compatible("PowerMac2,2") ||
1967                             machine_is_compatible("PowerMac4,1"))
1968                                 default_vmode = VMODE_1024_768_75;
1969
1970                         /* iBook SE */
1971                         if (machine_is_compatible("PowerBook2,2"))
1972                                 default_vmode = VMODE_800_600_60;
1973
1974                         /* PowerBook Firewire (Pismo), iBook Dual USB */
1975                         if (machine_is_compatible("PowerBook3,1") ||
1976                             machine_is_compatible("PowerBook4,1"))
1977                                 default_vmode = VMODE_1024_768_60;
1978
1979                         /* PowerBook Titanium */
1980                         if (machine_is_compatible("PowerBook3,2"))
1981                                 default_vmode = VMODE_1152_768_60;
1982
1983                         if (default_cmode > 16)
1984                             default_cmode = CMODE_32;
1985                         else if (default_cmode > 8)
1986                             default_cmode = CMODE_16;
1987                         else
1988                             default_cmode = CMODE_8;
1989
1990                         if (mac_vmode_to_var(default_vmode, default_cmode, &var))
1991                                 var = default_var;
1992                 }
1993         } else
1994 #endif /* CONFIG_PPC_PMAC */
1995         {
1996                 if (mode_option)
1997                         if (fb_find_mode(&var, info, mode_option, NULL,
1998                                          0, &defaultmode, 8) == 0)
1999                                 var = default_var;
2000         }
2001
2002         var.accel_flags &= ~FB_ACCELF_TEXT;
2003 //      var.accel_flags |= FB_ACCELF_TEXT;/* FIXME Will add accel later */
2004
2005         if (aty128fb_check_var(&var, info)) {
2006                 printk(KERN_ERR "aty128fb: Cannot set default mode.\n");
2007                 return 0;
2008         }
2009
2010         /* setup the DAC the way we like it */
2011         dac = aty_ld_le32(DAC_CNTL);
2012         dac |= (DAC_8BIT_EN | DAC_RANGE_CNTL);
2013         dac |= DAC_MASK;
2014         if (par->chip_gen == rage_M3)
2015                 dac |= DAC_PALETTE2_SNOOP_EN;
2016         aty_st_le32(DAC_CNTL, dac);
2017
2018         /* turn off bus mastering, just in case */
2019         aty_st_le32(BUS_CNTL, aty_ld_le32(BUS_CNTL) | BUS_MASTER_DIS);
2020
2021         info->var = var;
2022         fb_alloc_cmap(&info->cmap, 256, 0);
2023
2024         var.activate = FB_ACTIVATE_NOW;
2025
2026         aty128_init_engine(par);
2027
2028         if (register_framebuffer(info) < 0)
2029                 return 0;
2030
2031         par->pm_reg = pci_find_capability(pdev, PCI_CAP_ID_PM);
2032         par->pdev = pdev;
2033         par->asleep = 0;
2034         par->lock_blank = 0;
2035
2036 #ifdef CONFIG_FB_ATY128_BACKLIGHT
2037         aty128_bl_init(par);
2038 #endif
2039
2040         printk(KERN_INFO "fb%d: %s frame buffer device on %s\n",
2041                info->node, info->fix.id, video_card);
2042
2043         return 1;       /* success! */
2044 }
2045
2046 #ifdef CONFIG_PCI
2047 /* register a card    ++ajoshi */
2048 static int __devinit aty128_probe(struct pci_dev *pdev, const struct pci_device_id *ent)
2049 {
2050         unsigned long fb_addr, reg_addr;
2051         struct aty128fb_par *par;
2052         struct fb_info *info;
2053         int err;
2054 #ifndef __sparc__
2055         void __iomem *bios = NULL;
2056 #endif
2057
2058         /* Enable device in PCI config */
2059         if ((err = pci_enable_device(pdev))) {
2060                 printk(KERN_ERR "aty128fb: Cannot enable PCI device: %d\n",
2061                                 err);
2062                 return -ENODEV;
2063         }
2064
2065         fb_addr = pci_resource_start(pdev, 0);
2066         if (!request_mem_region(fb_addr, pci_resource_len(pdev, 0),
2067                                 "aty128fb FB")) {
2068                 printk(KERN_ERR "aty128fb: cannot reserve frame "
2069                                 "buffer memory\n");
2070                 return -ENODEV;
2071         }
2072
2073         reg_addr = pci_resource_start(pdev, 2);
2074         if (!request_mem_region(reg_addr, pci_resource_len(pdev, 2),
2075                                 "aty128fb MMIO")) {
2076                 printk(KERN_ERR "aty128fb: cannot reserve MMIO region\n");
2077                 goto err_free_fb;
2078         }
2079
2080         /* We have the resources. Now virtualize them */
2081         info = framebuffer_alloc(sizeof(struct aty128fb_par), &pdev->dev);
2082         if (info == NULL) {
2083                 printk(KERN_ERR "aty128fb: can't alloc fb_info_aty128\n");
2084                 goto err_free_mmio;
2085         }
2086         par = info->par;
2087
2088         info->pseudo_palette = par->pseudo_palette;
2089         info->fix = aty128fb_fix;
2090
2091         /* Virtualize mmio region */
2092         info->fix.mmio_start = reg_addr;
2093         par->regbase = ioremap(reg_addr, pci_resource_len(pdev, 2));
2094         if (!par->regbase)
2095                 goto err_free_info;
2096
2097         /* Grab memory size from the card */
2098         // How does this relate to the resource length from the PCI hardware?
2099         par->vram_size = aty_ld_le32(CONFIG_MEMSIZE) & 0x03FFFFFF;
2100
2101         /* Virtualize the framebuffer */
2102         info->screen_base = ioremap(fb_addr, par->vram_size);
2103         if (!info->screen_base)
2104                 goto err_unmap_out;
2105
2106         /* Set up info->fix */
2107         info->fix = aty128fb_fix;
2108         info->fix.smem_start = fb_addr;
2109         info->fix.smem_len = par->vram_size;
2110         info->fix.mmio_start = reg_addr;
2111
2112         /* If we can't test scratch registers, something is seriously wrong */
2113         if (!register_test(par)) {
2114                 printk(KERN_ERR "aty128fb: Can't write to video register!\n");
2115                 goto err_out;
2116         }
2117
2118 #ifndef __sparc__
2119         bios = aty128_map_ROM(par, pdev);
2120 #ifdef CONFIG_X86
2121         if (bios == NULL)
2122                 bios = aty128_find_mem_vbios(par);
2123 #endif
2124         if (bios == NULL)
2125                 printk(KERN_INFO "aty128fb: BIOS not located, guessing timings.\n");
2126         else {
2127                 printk(KERN_INFO "aty128fb: Rage128 BIOS located\n");
2128                 aty128_get_pllinfo(par, bios);
2129                 pci_unmap_rom(pdev, bios);
2130         }
2131 #endif /* __sparc__ */
2132
2133         aty128_timings(par);
2134         pci_set_drvdata(pdev, info);
2135
2136         if (!aty128_init(pdev, ent))
2137                 goto err_out;
2138
2139 #ifdef CONFIG_MTRR
2140         if (mtrr) {
2141                 par->mtrr.vram = mtrr_add(info->fix.smem_start,
2142                                 par->vram_size, MTRR_TYPE_WRCOMB, 1);
2143                 par->mtrr.vram_valid = 1;
2144                 /* let there be speed */
2145                 printk(KERN_INFO "aty128fb: Rage128 MTRR set to ON\n");
2146         }
2147 #endif /* CONFIG_MTRR */
2148         return 0;
2149
2150 err_out:
2151         iounmap(info->screen_base);
2152 err_unmap_out:
2153         iounmap(par->regbase);
2154 err_free_info:
2155         framebuffer_release(info);
2156 err_free_mmio:
2157         release_mem_region(pci_resource_start(pdev, 2),
2158                         pci_resource_len(pdev, 2));
2159 err_free_fb:
2160         release_mem_region(pci_resource_start(pdev, 0),
2161                         pci_resource_len(pdev, 0));
2162         return -ENODEV;
2163 }
2164
2165 static void __devexit aty128_remove(struct pci_dev *pdev)
2166 {
2167         struct fb_info *info = pci_get_drvdata(pdev);
2168         struct aty128fb_par *par;
2169
2170         if (!info)
2171                 return;
2172
2173         par = info->par;
2174
2175 #ifdef CONFIG_FB_ATY128_BACKLIGHT
2176         aty128_bl_exit(par);
2177 #endif
2178
2179         unregister_framebuffer(info);
2180 #ifdef CONFIG_MTRR
2181         if (par->mtrr.vram_valid)
2182                 mtrr_del(par->mtrr.vram, info->fix.smem_start,
2183                          par->vram_size);
2184 #endif /* CONFIG_MTRR */
2185         iounmap(par->regbase);
2186         iounmap(info->screen_base);
2187
2188         release_mem_region(pci_resource_start(pdev, 0),
2189                            pci_resource_len(pdev, 0));
2190         release_mem_region(pci_resource_start(pdev, 2),
2191                            pci_resource_len(pdev, 2));
2192         framebuffer_release(info);
2193 }
2194 #endif /* CONFIG_PCI */
2195
2196
2197
2198     /*
2199      *  Blank the display.
2200      */
2201 static int aty128fb_blank(int blank, struct fb_info *fb)
2202 {
2203         struct aty128fb_par *par = fb->par;
2204         u8 state = 0;
2205
2206         if (par->lock_blank || par->asleep)
2207                 return 0;
2208
2209 #ifdef CONFIG_FB_ATY128_BACKLIGHT
2210         if (machine_is(powermac) && blank)
2211                 aty128_bl_set_power(fb, FB_BLANK_POWERDOWN);
2212 #endif
2213
2214         if (blank & FB_BLANK_VSYNC_SUSPEND)
2215                 state |= 2;
2216         if (blank & FB_BLANK_HSYNC_SUSPEND)
2217                 state |= 1;
2218         if (blank & FB_BLANK_POWERDOWN)
2219                 state |= 4;
2220
2221         aty_st_8(CRTC_EXT_CNTL+1, state);
2222
2223         if (par->chip_gen == rage_M3) {
2224                 aty128_set_crt_enable(par, par->crt_on && !blank);
2225                 aty128_set_lcd_enable(par, par->lcd_on && !blank);
2226         }
2227
2228 #ifdef CONFIG_FB_ATY128_BACKLIGHT
2229         if (machine_is(powermac) && !blank)
2230                 aty128_bl_set_power(fb, FB_BLANK_UNBLANK);
2231 #endif
2232
2233         return 0;
2234 }
2235
2236 /*
2237  *  Set a single color register. The values supplied are already
2238  *  rounded down to the hardware's capabilities (according to the
2239  *  entries in the var structure). Return != 0 for invalid regno.
2240  */
2241 static int aty128fb_setcolreg(u_int regno, u_int red, u_int green, u_int blue,
2242                               u_int transp, struct fb_info *info)
2243 {
2244         struct aty128fb_par *par = info->par;
2245
2246         if (regno > 255
2247             || (par->crtc.depth == 16 && regno > 63)
2248             || (par->crtc.depth == 15 && regno > 31))
2249                 return 1;
2250
2251         red >>= 8;
2252         green >>= 8;
2253         blue >>= 8;
2254
2255         if (regno < 16) {
2256                 int i;
2257                 u32 *pal = info->pseudo_palette;
2258
2259                 switch (par->crtc.depth) {
2260                 case 15:
2261                         pal[regno] = (regno << 10) | (regno << 5) | regno;
2262                         break;
2263                 case 16:
2264                         pal[regno] = (regno << 11) | (regno << 6) | regno;
2265                         break;
2266                 case 24:
2267                         pal[regno] = (regno << 16) | (regno << 8) | regno;
2268                         break;
2269                 case 32:
2270                         i = (regno << 8) | regno;
2271                         pal[regno] = (i << 16) | i;
2272                         break;
2273                 }
2274         }
2275
2276         if (par->crtc.depth == 16 && regno > 0) {
2277                 /*
2278                  * With the 5-6-5 split of bits for RGB at 16 bits/pixel, we
2279                  * have 32 slots for R and B values but 64 slots for G values.
2280                  * Thus the R and B values go in one slot but the G value
2281                  * goes in a different slot, and we have to avoid disturbing
2282                  * the other fields in the slots we touch.
2283                  */
2284                 par->green[regno] = green;
2285                 if (regno < 32) {
2286                         par->red[regno] = red;
2287                         par->blue[regno] = blue;
2288                         aty128_st_pal(regno * 8, red, par->green[regno*2],
2289                                       blue, par);
2290                 }
2291                 red = par->red[regno/2];
2292                 blue = par->blue[regno/2];
2293                 regno <<= 2;
2294         } else if (par->crtc.bpp == 16)
2295                 regno <<= 3;
2296         aty128_st_pal(regno, red, green, blue, par);
2297
2298         return 0;
2299 }
2300
2301 #define ATY_MIRROR_LCD_ON       0x00000001
2302 #define ATY_MIRROR_CRT_ON       0x00000002
2303
2304 /* out param: u32*      backlight value: 0 to 15 */
2305 #define FBIO_ATY128_GET_MIRROR  _IOR('@', 1, __u32)
2306 /* in param: u32*       backlight value: 0 to 15 */
2307 #define FBIO_ATY128_SET_MIRROR  _IOW('@', 2, __u32)
2308
2309 static int aty128fb_ioctl(struct fb_info *info, u_int cmd, u_long arg)
2310 {
2311         struct aty128fb_par *par = info->par;
2312         u32 value;
2313         int rc;
2314
2315         switch (cmd) {
2316         case FBIO_ATY128_SET_MIRROR:
2317                 if (par->chip_gen != rage_M3)
2318                         return -EINVAL;
2319                 rc = get_user(value, (__u32 __user *)arg);
2320                 if (rc)
2321                         return rc;
2322                 par->lcd_on = (value & 0x01) != 0;
2323                 par->crt_on = (value & 0x02) != 0;
2324                 if (!par->crt_on && !par->lcd_on)
2325                         par->lcd_on = 1;
2326                 aty128_set_crt_enable(par, par->crt_on);
2327                 aty128_set_lcd_enable(par, par->lcd_on);
2328                 return 0;
2329         case FBIO_ATY128_GET_MIRROR:
2330                 if (par->chip_gen != rage_M3)
2331                         return -EINVAL;
2332                 value = (par->crt_on << 1) | par->lcd_on;
2333                 return put_user(value, (__u32 __user *)arg);
2334         }
2335         return -EINVAL;
2336 }
2337
2338 #if 0
2339     /*
2340      *  Accelerated functions
2341      */
2342
2343 static inline void aty128_rectcopy(int srcx, int srcy, int dstx, int dsty,
2344                                    u_int width, u_int height,
2345                                    struct fb_info_aty128 *par)
2346 {
2347     u32 save_dp_datatype, save_dp_cntl, dstval;
2348
2349     if (!width || !height)
2350         return;
2351
2352     dstval = depth_to_dst(par->current_par.crtc.depth);
2353     if (dstval == DST_24BPP) {
2354         srcx *= 3;
2355         dstx *= 3;
2356         width *= 3;
2357     } else if (dstval == -EINVAL) {
2358         printk("aty128fb: invalid depth or RGBA\n");
2359         return;
2360     }
2361
2362     wait_for_fifo(2, par);
2363     save_dp_datatype = aty_ld_le32(DP_DATATYPE);
2364     save_dp_cntl     = aty_ld_le32(DP_CNTL);
2365
2366     wait_for_fifo(6, par);
2367     aty_st_le32(SRC_Y_X, (srcy << 16) | srcx);
2368     aty_st_le32(DP_MIX, ROP3_SRCCOPY | DP_SRC_RECT);
2369     aty_st_le32(DP_CNTL, DST_X_LEFT_TO_RIGHT | DST_Y_TOP_TO_BOTTOM);
2370     aty_st_le32(DP_DATATYPE, save_dp_datatype | dstval | SRC_DSTCOLOR);
2371
2372     aty_st_le32(DST_Y_X, (dsty << 16) | dstx);
2373     aty_st_le32(DST_HEIGHT_WIDTH, (height << 16) | width);
2374
2375     par->blitter_may_be_busy = 1;
2376
2377     wait_for_fifo(2, par);
2378     aty_st_le32(DP_DATATYPE, save_dp_datatype);
2379     aty_st_le32(DP_CNTL, save_dp_cntl);
2380 }
2381
2382
2383     /*
2384      * Text mode accelerated functions
2385      */
2386
2387 static void fbcon_aty128_bmove(struct display *p, int sy, int sx, int dy, int dx,
2388                         int height, int width)
2389 {
2390     sx     *= fontwidth(p);
2391     sy     *= fontheight(p);
2392     dx     *= fontwidth(p);
2393     dy     *= fontheight(p);
2394     width  *= fontwidth(p);
2395     height *= fontheight(p);
2396
2397     aty128_rectcopy(sx, sy, dx, dy, width, height,
2398                         (struct fb_info_aty128 *)p->fb_info);
2399 }
2400 #endif /* 0 */
2401
2402 static void aty128_set_suspend(struct aty128fb_par *par, int suspend)
2403 {
2404         u32     pmgt;
2405         u16     pwr_command;
2406         struct pci_dev *pdev = par->pdev;
2407
2408         if (!par->pm_reg)
2409                 return;
2410
2411         /* Set the chip into the appropriate suspend mode (we use D2,
2412          * D3 would require a complete re-initialisation of the chip,
2413          * including PCI config registers, clocks, AGP configuration, ...)
2414          */
2415         if (suspend) {
2416                 /* Make sure CRTC2 is reset. Remove that the day we decide to
2417                  * actually use CRTC2 and replace it with real code for disabling
2418                  * the CRTC2 output during sleep
2419                  */
2420                 aty_st_le32(CRTC2_GEN_CNTL, aty_ld_le32(CRTC2_GEN_CNTL) &
2421                         ~(CRTC2_EN));
2422
2423                 /* Set the power management mode to be PCI based */
2424                 /* Use this magic value for now */
2425                 pmgt = 0x0c005407;
2426                 aty_st_pll(POWER_MANAGEMENT, pmgt);
2427                 (void)aty_ld_pll(POWER_MANAGEMENT);
2428                 aty_st_le32(BUS_CNTL1, 0x00000010);
2429                 aty_st_le32(MEM_POWER_MISC, 0x0c830000);
2430                 mdelay(100);
2431                 pci_read_config_word(pdev, par->pm_reg+PCI_PM_CTRL, &pwr_command);
2432                 /* Switch PCI power management to D2 */
2433                 pci_write_config_word(pdev, par->pm_reg+PCI_PM_CTRL,
2434                         (pwr_command & ~PCI_PM_CTRL_STATE_MASK) | 2);
2435                 pci_read_config_word(pdev, par->pm_reg+PCI_PM_CTRL, &pwr_command);
2436         } else {
2437                 /* Switch back PCI power management to D0 */
2438                 mdelay(100);
2439                 pci_write_config_word(pdev, par->pm_reg+PCI_PM_CTRL, 0);
2440                 pci_read_config_word(pdev, par->pm_reg+PCI_PM_CTRL, &pwr_command);
2441                 mdelay(100);
2442         }
2443 }
2444
2445 static int aty128_pci_suspend(struct pci_dev *pdev, pm_message_t state)
2446 {
2447         struct fb_info *info = pci_get_drvdata(pdev);
2448         struct aty128fb_par *par = info->par;
2449
2450         /* We don't do anything but D2, for now we return 0, but
2451          * we may want to change that. How do we know if the BIOS
2452          * can properly take care of D3 ? Also, with swsusp, we
2453          * know we'll be rebooted, ...
2454          */
2455 #ifndef CONFIG_PPC_PMAC
2456         /* HACK ALERT ! Once I find a proper way to say to each driver
2457          * individually what will happen with it's PCI slot, I'll change
2458          * that. On laptops, the AGP slot is just unclocked, so D2 is
2459          * expected, while on desktops, the card is powered off
2460          */
2461         return 0;
2462 #endif /* CONFIG_PPC_PMAC */
2463
2464         if (state.event == pdev->dev.power.power_state.event)
2465                 return 0;
2466
2467         printk(KERN_DEBUG "aty128fb: suspending...\n");
2468
2469         acquire_console_sem();
2470
2471         fb_set_suspend(info, 1);
2472
2473         /* Make sure engine is reset */
2474         wait_for_idle(par);
2475         aty128_reset_engine(par);
2476         wait_for_idle(par);
2477
2478         /* Blank display and LCD */
2479         aty128fb_blank(VESA_POWERDOWN, info);
2480
2481         /* Sleep */
2482         par->asleep = 1;
2483         par->lock_blank = 1;
2484
2485 #ifdef CONFIG_PPC_PMAC
2486         /* On powermac, we have hooks to properly suspend/resume AGP now,
2487          * use them here. We'll ultimately need some generic support here,
2488          * but the generic code isn't quite ready for that yet
2489          */
2490         pmac_suspend_agp_for_card(pdev);
2491 #endif /* CONFIG_PPC_PMAC */
2492
2493         /* We need a way to make sure the fbdev layer will _not_ touch the
2494          * framebuffer before we put the chip to suspend state. On 2.4, I
2495          * used dummy fb ops, 2.5 need proper support for this at the
2496          * fbdev level
2497          */
2498         if (state.event != PM_EVENT_ON)
2499                 aty128_set_suspend(par, 1);
2500
2501         release_console_sem();
2502
2503         pdev->dev.power.power_state = state;
2504
2505         return 0;
2506 }
2507
2508 static int aty128_do_resume(struct pci_dev *pdev)
2509 {
2510         struct fb_info *info = pci_get_drvdata(pdev);
2511         struct aty128fb_par *par = info->par;
2512
2513         if (pdev->dev.power.power_state.event == PM_EVENT_ON)
2514                 return 0;
2515
2516         /* Wakeup chip */
2517         aty128_set_suspend(par, 0);
2518         par->asleep = 0;
2519
2520         /* Restore display & engine */
2521         aty128_reset_engine(par);
2522         wait_for_idle(par);
2523         aty128fb_set_par(info);
2524         fb_pan_display(info, &info->var);
2525         fb_set_cmap(&info->cmap, info);
2526
2527         /* Refresh */
2528         fb_set_suspend(info, 0);
2529
2530         /* Unblank */
2531         par->lock_blank = 0;
2532         aty128fb_blank(0, info);
2533
2534 #ifdef CONFIG_PPC_PMAC
2535         /* On powermac, we have hooks to properly suspend/resume AGP now,
2536          * use them here. We'll ultimately need some generic support here,
2537          * but the generic code isn't quite ready for that yet
2538          */
2539         pmac_resume_agp_for_card(pdev);
2540 #endif /* CONFIG_PPC_PMAC */
2541
2542         pdev->dev.power.power_state = PMSG_ON;
2543
2544         printk(KERN_DEBUG "aty128fb: resumed !\n");
2545
2546         return 0;
2547 }
2548
2549 static int aty128_pci_resume(struct pci_dev *pdev)
2550 {
2551         int rc;
2552
2553         acquire_console_sem();
2554         rc = aty128_do_resume(pdev);
2555         release_console_sem();
2556
2557         return rc;
2558 }
2559
2560
2561 static int __devinit aty128fb_init(void)
2562 {
2563 #ifndef MODULE
2564         char *option = NULL;
2565
2566         if (fb_get_options("aty128fb", &option))
2567                 return -ENODEV;
2568         aty128fb_setup(option);
2569 #endif
2570
2571         return pci_register_driver(&aty128fb_driver);
2572 }
2573
2574 static void __exit aty128fb_exit(void)
2575 {
2576         pci_unregister_driver(&aty128fb_driver);
2577 }
2578
2579 module_init(aty128fb_init);
2580
2581 module_exit(aty128fb_exit);
2582
2583 MODULE_AUTHOR("(c)1999-2003 Brad Douglas <brad@neruo.com>");
2584 MODULE_DESCRIPTION("FBDev driver for ATI Rage128 / Pro cards");
2585 MODULE_LICENSE("GPL");
2586 module_param(mode_option, charp, 0);
2587 MODULE_PARM_DESC(mode_option, "Specify resolution as \"<xres>x<yres>[-<bpp>][@<refresh>]\" ");
2588 #ifdef CONFIG_MTRR
2589 module_param_named(nomtrr, mtrr, invbool, 0);
2590 MODULE_PARM_DESC(nomtrr, "bool: Disable MTRR support (0 or 1=disabled) (default=0)");
2591 #endif
2592