drivers/pci/setup-bus.c

   1 /*
   2  *      drivers/pci/setup-bus.c
   3  *
   4  * Extruded from code written by
   5  *      Dave Rusling (david.rusling@reo.mts.dec.com)
   6  *      David Mosberger (davidm@cs.arizona.edu)
   7  *      David Miller (davem@redhat.com)
   8  *
   9  * Support routines for initializing a PCI subsystem.
  10  */
  11
  12 /*
  13  * Nov 2000, Ivan Kokshaysky <ink@jurassic.park.msu.ru>
  14  *           PCI-PCI bridges cleanup, sorted resource allocation.
  15  * Feb 2002, Ivan Kokshaysky <ink@jurassic.park.msu.ru>
  16  *           Converted to allocation in 3 passes, which gives
  17  *           tighter packing. Prefetchable range support.
  18  */
  19
  20 #include <linux/init.h>
  21 #include <linux/kernel.h>
  22 #include <linux/module.h>
  23 #include <linux/pci.h>
  24 #include <linux/errno.h>
  25 #include <linux/ioport.h>
  26 #include <linux/cache.h>
  27 #include <linux/slab.h>
  28 #include <asm-generic/pci-bridge.h>
  29 #include "pci.h"
  30
  31 unsigned int pci_flags;
  32
  33 struct pci_dev_resource {
  34         struct list_head list;
  35         struct resource *res;
  36         struct pci_dev *dev;
  37         resource_size_t start;
  38         resource_size_t end;
  39         resource_size_t add_size;
  40         resource_size_t min_align;
  41         unsigned long flags;
  42 };
  43
  44 static void free_list(struct list_head *head)
  45 {
  46         struct pci_dev_resource *dev_res, *tmp;
  47
  48         list_for_each_entry_safe(dev_res, tmp, head, list) {
  49                 list_del(&dev_res->list);
  50                 kfree(dev_res);
  51         }
  52 }
  53
  54 /**
  55  * add_to_list() - add a new resource tracker to the list
  56  * @head:       Head of the list
  57  * @dev:        device corresponding to which the resource
  58  *              belongs
  59  * @res:        The resource to be tracked
  60  * @add_size:   additional size to be optionally added
  61  *              to the resource
  62  */
  63 static int add_to_list(struct list_head *head,
  64                  struct pci_dev *dev, struct resource *res,
  65                  resource_size_t add_size, resource_size_t min_align)
  66 {
  67         struct pci_dev_resource *tmp;
  68
  69         tmp = kzalloc(sizeof(*tmp), GFP_KERNEL);
  70         if (!tmp) {
  71                 pr_warn("add_to_list: kmalloc() failed!\n");
  72                 return -ENOMEM;
  73         }
  74
  75         tmp->res = res;
  76         tmp->dev = dev;
  77         tmp->start = res->start;
  78         tmp->end = res->end;
  79         tmp->flags = res->flags;
  80         tmp->add_size = add_size;
  81         tmp->min_align = min_align;
  82
  83         list_add(&tmp->list, head);
  84
  85         return 0;
  86 }
  87
  88 static void remove_from_list(struct list_head *head,
  89                                  struct resource *res)
  90 {
  91         struct pci_dev_resource *dev_res, *tmp;
  92
  93         list_for_each_entry_safe(dev_res, tmp, head, list) {
  94                 if (dev_res->res == res) {
  95                         list_del(&dev_res->list);
  96                         kfree(dev_res);
  97                         break;
  98                 }
  99         }
 100 }
 101
 102 static resource_size_t get_res_add_size(struct list_head *head,
 103                                         struct resource *res)
 104 {
 105         struct pci_dev_resource *dev_res;
 106
 107         list_for_each_entry(dev_res, head, list) {
 108                 if (dev_res->res == res) {
 109                         int idx = res - &dev_res->dev->resource[0];
 110
 111                         dev_printk(KERN_DEBUG, &dev_res->dev->dev,
 112                                  "res[%d]=%pR get_res_add_size add_size %llx\n",
 113                                  idx, dev_res->res,
 114                                  (unsigned long long)dev_res->add_size);
 115
 116                         return dev_res->add_size;
 117                 }
 118         }
 119
 120         return 0;
 121 }
 122
 123 /* Sort resources by alignment */
 124 static void pdev_sort_resources(struct pci_dev *dev, struct list_head *head)
 125 {
 126         int i;
 127
 128         for (i = 0; i < PCI_NUM_RESOURCES; i++) {
 129                 struct resource *r;
 130                 struct pci_dev_resource *dev_res, *tmp;
 131                 resource_size_t r_align;
 132                 struct list_head *n;
 133
 134                 r = &dev->resource[i];
 135
 136                 if (r->flags & IORESOURCE_PCI_FIXED)
 137                         continue;
 138
 139                 if (!(r->flags) || r->parent)
 140                         continue;
 141
 142                 r_align = pci_resource_alignment(dev, r);
 143                 if (!r_align) {
 144                         dev_warn(&dev->dev, "BAR %d: %pR has bogus alignment\n",
 145                                  i, r);
 146                         continue;
 147                 }
 148
 149                 tmp = kzalloc(sizeof(*tmp), GFP_KERNEL);
 150                 if (!tmp)
 151                         panic("pdev_sort_resources(): kmalloc() failed!\n");
 152                 tmp->res = r;
 153                 tmp->dev = dev;
 154
 155                 /* fallback is smallest one or list is empty*/
 156                 n = head;
 157                 list_for_each_entry(dev_res, head, list) {
 158                         resource_size_t align;
 159
 160                         align = pci_resource_alignment(dev_res->dev,
 161                                                          dev_res->res);
 162
 163                         if (r_align > align) {
 164                                 n = &dev_res->list;
 165                                 break;
 166                         }
 167                 }
 168                 /* Insert it just before n*/
 169                 list_add_tail(&tmp->list, n);
 170         }
 171 }
 172
 173 static void __dev_sort_resources(struct pci_dev *dev,
 174                                  struct list_head *head)
 175 {
 176         u16 class = dev->class >> 8;
 177
 178         /* Don't touch classless devices or host bridges or ioapics.  */
 179         if (class == PCI_CLASS_NOT_DEFINED || class == PCI_CLASS_BRIDGE_HOST)
 180                 return;
 181
 182         /* Don't touch ioapic devices already enabled by firmware */
 183         if (class == PCI_CLASS_SYSTEM_PIC) {
 184                 u16 command;
 185                 pci_read_config_word(dev, PCI_COMMAND, &command);
 186                 if (command & (PCI_COMMAND_IO | PCI_COMMAND_MEMORY))
 187                         return;
 188         }
 189
 190         pdev_sort_resources(dev, head);
 191 }
 192
 193 static inline void reset_resource(struct resource *res)
 194 {
 195         res->start = 0;
 196         res->end = 0;
 197         res->flags = 0;
 198 }
 199
 200 /**
 201  * reassign_resources_sorted() - satisfy any additional resource requests
 202  *
 203  * @realloc_head : head of the list tracking requests requiring additional
 204  *             resources
 205  * @head     : head of the list tracking requests with allocated
 206  *             resources
 207  *
 208  * Walk through each element of the realloc_head and try to procure
 209  * additional resources for the element, provided the element
 210  * is in the head list.
 211  */
 212 static void reassign_resources_sorted(struct list_head *realloc_head,
 213                 struct list_head *head)
 214 {
 215         struct resource *res;
 216         struct pci_dev_resource *add_res, *tmp;
 217         struct pci_dev_resource *dev_res;
 218         resource_size_t add_size;
 219         int idx;
 220
 221         list_for_each_entry_safe(add_res, tmp, realloc_head, list) {
 222                 bool found_match = false;
 223
 224                 res = add_res->res;
 225                 /* skip resource that has been reset */
 226                 if (!res->flags)
 227                         goto out;
 228
 229                 /* skip this resource if not found in head list */
 230                 list_for_each_entry(dev_res, head, list) {
 231                         if (dev_res->res == res) {
 232                                 found_match = true;
 233                                 break;
 234                         }
 235                 }
 236                 if (!found_match)/* just skip */
 237                         continue;
 238
 239                 idx = res - &add_res->dev->resource[0];
 240                 add_size = add_res->add_size;
 241                 if (!resource_size(res)) {
 242                         res->start = add_res->start;
 243                         res->end = res->start + add_size - 1;
 244                         if (pci_assign_resource(add_res->dev, idx))
 245                                 reset_resource(res);
 246                 } else {
 247                         resource_size_t align = add_res->min_align;
 248                         res->flags |= add_res->flags &
 249                                  (IORESOURCE_STARTALIGN|IORESOURCE_SIZEALIGN);
 250                         if (pci_reassign_resource(add_res->dev, idx,
 251                                                   add_size, align))
 252                                 dev_printk(KERN_DEBUG, &add_res->dev->dev,
 253                                            "failed to add %llx res[%d]=%pR\n",
 254                                            (unsigned long long)add_size,
 255                                            idx, res);
 256                 }
 257 out:
 258                 list_del(&add_res->list);
 259                 kfree(add_res);
 260         }
 261 }
 262
 263 /**
 264  * assign_requested_resources_sorted() - satisfy resource requests
 265  *
 266  * @head : head of the list tracking requests for resources
 267  * @fail_head : head of the list tracking requests that could
 268  *              not be allocated
 269  *
 270  * Satisfy resource requests of each element in the list. Add
 271  * requests that could not satisfied to the failed_list.
 272  */
 273 static void assign_requested_resources_sorted(struct list_head *head,
 274                                  struct list_head *fail_head)
 275 {
 276         struct resource *res;
 277         struct pci_dev_resource *dev_res;
 278         int idx;
 279
 280         list_for_each_entry(dev_res, head, list) {
 281                 res = dev_res->res;
 282                 idx = res - &dev_res->dev->resource[0];
 283                 if (resource_size(res) &&
 284                     pci_assign_resource(dev_res->dev, idx)) {
 285                         if (fail_head) {
 286                                 /*
 287                                  * if the failed res is for ROM BAR, and it will
 288                                  * be enabled later, don't add it to the list
 289                                  */
 290                                 if (!((idx == PCI_ROM_RESOURCE) &&
 291                                       (!(res->flags & IORESOURCE_ROM_ENABLE))))
 292                                         add_to_list(fail_head,
 293                                                     dev_res->dev, res,
 294                                                     0 /* don't care */,
 295                                                     0 /* don't care */);
 296                         }
 297                         reset_resource(res);
 298                 }
 299         }
 300 }
 301
 302 static unsigned long pci_fail_res_type_mask(struct list_head *fail_head)
 303 {
 304         struct pci_dev_resource *fail_res;
 305         unsigned long mask = 0;
 306
 307         /* check failed type */
 308         list_for_each_entry(fail_res, fail_head, list)
 309                 mask |= fail_res->flags;
 310
 311         /*
 312          * one pref failed resource will set IORESOURCE_MEM,
 313          * as we can allocate pref in non-pref range.
 314          * Will release all assigned non-pref sibling resources
 315          * according to that bit.
 316          */
 317         return mask & (IORESOURCE_IO | IORESOURCE_MEM | IORESOURCE_PREFETCH);
 318 }
 319
 320 static bool pci_need_to_release(unsigned long mask, struct resource *res)
 321 {
 322         if (res->flags & IORESOURCE_IO)
 323                 return !!(mask & IORESOURCE_IO);
 324
 325         /* check pref at first */
 326         if (res->flags & IORESOURCE_PREFETCH) {
 327                 if (mask & IORESOURCE_PREFETCH)
 328                         return true;
 329                 /* count pref if its parent is non-pref */
 330                 else if ((mask & IORESOURCE_MEM) &&
 331                          !(res->parent->flags & IORESOURCE_PREFETCH))
 332                         return true;
 333                 else
 334                         return false;
 335         }
 336
 337         if (res->flags & IORESOURCE_MEM)
 338                 return !!(mask & IORESOURCE_MEM);
 339
 340         return false;   /* should not get here */
 341 }
 342
 343 static void __assign_resources_sorted(struct list_head *head,
 344                                  struct list_head *realloc_head,
 345                                  struct list_head *fail_head)
 346 {
 347         /*
 348          * Should not assign requested resources at first.
 349          *   they could be adjacent, so later reassign can not reallocate
 350          *   them one by one in parent resource window.
 351          * Try to assign requested + add_size at beginning
 352          *  if could do that, could get out early.
 353          *  if could not do that, we still try to assign requested at first,
 354          *    then try to reassign add_size for some resources.
 355          *
 356          * Separate three resource type checking if we need to release
 357          * assigned resource after requested + add_size try.
 358          *      1. if there is io port assign fail, will release assigned
 359          *         io port.
 360          *      2. if there is pref mmio assign fail, release assigned
 361          *         pref mmio.
 362          *         if assigned pref mmio's parent is non-pref mmio and there
 363          *         is non-pref mmio assign fail, will release that assigned
 364          *         pref mmio.
 365          *      3. if there is non-pref mmio assign fail or pref mmio
 366          *         assigned fail, will release assigned non-pref mmio.
 367          */
 368         LIST_HEAD(save_head);
 369         LIST_HEAD(local_fail_head);
 370         struct pci_dev_resource *save_res;
 371         struct pci_dev_resource *dev_res, *tmp_res;
 372         unsigned long fail_type;
 373
 374         /* Check if optional add_size is there */
 375         if (!realloc_head || list_empty(realloc_head))
 376                 goto requested_and_reassign;
 377
 378         /* Save original start, end, flags etc at first */
 379         list_for_each_entry(dev_res, head, list) {
 380                 if (add_to_list(&save_head, dev_res->dev, dev_res->res, 0, 0)) {
 381                         free_list(&save_head);
 382                         goto requested_and_reassign;
 383                 }
 384         }
 385
 386         /* Update res in head list with add_size in realloc_head list */
 387         list_for_each_entry(dev_res, head, list)
 388                 dev_res->res->end += get_res_add_size(realloc_head,
 389                                                         dev_res->res);
 390
 391         /* Try updated head list with add_size added */
 392         assign_requested_resources_sorted(head, &local_fail_head);
 393
 394         /* all assigned with add_size ? */
 395         if (list_empty(&local_fail_head)) {
 396                 /* Remove head list from realloc_head list */
 397                 list_for_each_entry(dev_res, head, list)
 398                         remove_from_list(realloc_head, dev_res->res);
 399                 free_list(&save_head);
 400                 free_list(head);
 401                 return;
 402         }
 403
 404         /* check failed type */
 405         fail_type = pci_fail_res_type_mask(&local_fail_head);
 406         /* remove not need to be released assigned res from head list etc */
 407         list_for_each_entry_safe(dev_res, tmp_res, head, list)
 408                 if (dev_res->res->parent &&
 409                     !pci_need_to_release(fail_type, dev_res->res)) {
 410                         /* remove it from realloc_head list */
 411                         remove_from_list(realloc_head, dev_res->res);
 412                         remove_from_list(&save_head, dev_res->res);
 413                         list_del(&dev_res->list);
 414                         kfree(dev_res);
 415                 }
 416
 417         free_list(&local_fail_head);
 418         /* Release assigned resource */
 419         list_for_each_entry(dev_res, head, list)
 420                 if (dev_res->res->parent)
 421                         release_resource(dev_res->res);
 422         /* Restore start/end/flags from saved list */
 423         list_for_each_entry(save_res, &save_head, list) {
 424                 struct resource *res = save_res->res;
 425
 426                 res->start = save_res->start;
 427                 res->end = save_res->end;
 428                 res->flags = save_res->flags;
 429         }
 430         free_list(&save_head);
 431
 432 requested_and_reassign:
 433         /* Satisfy the must-have resource requests */
 434         assign_requested_resources_sorted(head, fail_head);
 435
 436         /* Try to satisfy any additional optional resource
 437                 requests */
 438         if (realloc_head)
 439                 reassign_resources_sorted(realloc_head, head);
 440         free_list(head);
 441 }
 442
 443 static void pdev_assign_resources_sorted(struct pci_dev *dev,
 444                                  struct list_head *add_head,
 445                                  struct list_head *fail_head)
 446 {
 447         LIST_HEAD(head);
 448
 449         __dev_sort_resources(dev, &head);
 450         __assign_resources_sorted(&head, add_head, fail_head);
 451
 452 }
 453
 454 static void pbus_assign_resources_sorted(const struct pci_bus *bus,
 455                                          struct list_head *realloc_head,
 456                                          struct list_head *fail_head)
 457 {
 458         struct pci_dev *dev;
 459         LIST_HEAD(head);
 460
 461         list_for_each_entry(dev, &bus->devices, bus_list)
 462                 __dev_sort_resources(dev, &head);
 463
 464         __assign_resources_sorted(&head, realloc_head, fail_head);
 465 }
 466
 467 void pci_setup_cardbus(struct pci_bus *bus)
 468 {
 469         struct pci_dev *bridge = bus->self;
 470         struct resource *res;
 471         struct pci_bus_region region;
 472
 473         dev_info(&bridge->dev, "CardBus bridge to %pR\n",
 474                  &bus->busn_res);
 475
 476         res = bus->resource[0];
 477         pcibios_resource_to_bus(bridge->bus, &region, res);
 478         if (res->flags & IORESOURCE_IO) {
 479                 /*
 480                  * The IO resource is allocated a range twice as large as it
 481                  * would normally need.  This allows us to set both IO regs.
 482                  */
 483                 dev_info(&bridge->dev, "  bridge window %pR\n", res);
 484                 pci_write_config_dword(bridge, PCI_CB_IO_BASE_0,
 485                                         region.start);
 486                 pci_write_config_dword(bridge, PCI_CB_IO_LIMIT_0,
 487                                         region.end);
 488         }
 489
 490         res = bus->resource[1];
 491         pcibios_resource_to_bus(bridge->bus, &region, res);
 492         if (res->flags & IORESOURCE_IO) {
 493                 dev_info(&bridge->dev, "  bridge window %pR\n", res);
 494                 pci_write_config_dword(bridge, PCI_CB_IO_BASE_1,
 495                                         region.start);
 496                 pci_write_config_dword(bridge, PCI_CB_IO_LIMIT_1,
 497                                         region.end);
 498         }
 499
 500         res = bus->resource[2];
 501         pcibios_resource_to_bus(bridge->bus, &region, res);
 502         if (res->flags & IORESOURCE_MEM) {
 503                 dev_info(&bridge->dev, "  bridge window %pR\n", res);
 504                 pci_write_config_dword(bridge, PCI_CB_MEMORY_BASE_0,
 505                                         region.start);
 506                 pci_write_config_dword(bridge, PCI_CB_MEMORY_LIMIT_0,
 507                                         region.end);
 508         }
 509
 510         res = bus->resource[3];
 511         pcibios_resource_to_bus(bridge->bus, &region, res);
 512         if (res->flags & IORESOURCE_MEM) {
 513                 dev_info(&bridge->dev, "  bridge window %pR\n", res);
 514                 pci_write_config_dword(bridge, PCI_CB_MEMORY_BASE_1,
 515                                         region.start);
 516                 pci_write_config_dword(bridge, PCI_CB_MEMORY_LIMIT_1,
 517                                         region.end);
 518         }
 519 }
 520 EXPORT_SYMBOL(pci_setup_cardbus);
 521
 522 /* Initialize bridges with base/limit values we have collected.
 523    PCI-to-PCI Bridge Architecture Specification rev. 1.1 (1998)
 524    requires that if there is no I/O ports or memory behind the
 525    bridge, corresponding range must be turned off by writing base
 526    value greater than limit to the bridge's base/limit registers.
 527
 528    Note: care must be taken when updating I/O base/limit registers
 529    of bridges which support 32-bit I/O. This update requires two
 530    config space writes, so it's quite possible that an I/O window of
 531    the bridge will have some undesirable address (e.g. 0) after the
 532    first write. Ditto 64-bit prefetchable MMIO.  */
 533 static void pci_setup_bridge_io(struct pci_dev *bridge)
 534 {
 535         struct resource *res;
 536         struct pci_bus_region region;
 537         unsigned long io_mask;
 538         u8 io_base_lo, io_limit_lo;
 539         u16 l;
 540         u32 io_upper16;
 541
 542         io_mask = PCI_IO_RANGE_MASK;
 543         if (bridge->io_window_1k)
 544                 io_mask = PCI_IO_1K_RANGE_MASK;
 545
 546         /* Set up the top and bottom of the PCI I/O segment for this bus. */
 547         res = &bridge->resource[PCI_BRIDGE_RESOURCES + 0];
 548         pcibios_resource_to_bus(bridge->bus, &region, res);
 549         if (res->flags & IORESOURCE_IO) {
 550                 pci_read_config_word(bridge, PCI_IO_BASE, &l);
 551                 io_base_lo = (region.start >> 8) & io_mask;
 552                 io_limit_lo = (region.end >> 8) & io_mask;
 553                 l = ((u16) io_limit_lo << 8) | io_base_lo;
 554                 /* Set up upper 16 bits of I/O base/limit. */
 555                 io_upper16 = (region.end & 0xffff0000) | (region.start >> 16);
 556                 dev_info(&bridge->dev, "  bridge window %pR\n", res);
 557         } else {
 558                 /* Clear upper 16 bits of I/O base/limit. */
 559                 io_upper16 = 0;
 560                 l = 0x00f0;
 561         }
 562         /* Temporarily disable the I/O range before updating PCI_IO_BASE. */
 563         pci_write_config_dword(bridge, PCI_IO_BASE_UPPER16, 0x0000ffff);
 564         /* Update lower 16 bits of I/O base/limit. */
 565         pci_write_config_word(bridge, PCI_IO_BASE, l);
 566         /* Update upper 16 bits of I/O base/limit. */
 567         pci_write_config_dword(bridge, PCI_IO_BASE_UPPER16, io_upper16);
 568 }
 569
 570 static void pci_setup_bridge_mmio(struct pci_dev *bridge)
 571 {
 572         struct resource *res;
 573         struct pci_bus_region region;
 574         u32 l;
 575
 576         /* Set up the top and bottom of the PCI Memory segment for this bus. */
 577         res = &bridge->resource[PCI_BRIDGE_RESOURCES + 1];
 578         pcibios_resource_to_bus(bridge->bus, &region, res);
 579         if (res->flags & IORESOURCE_MEM) {
 580                 l = (region.start >> 16) & 0xfff0;
 581                 l |= region.end & 0xfff00000;
 582                 dev_info(&bridge->dev, "  bridge window %pR\n", res);
 583         } else {
 584                 l = 0x0000fff0;
 585         }
 586         pci_write_config_dword(bridge, PCI_MEMORY_BASE, l);
 587 }
 588
 589 static void pci_setup_bridge_mmio_pref(struct pci_dev *bridge)
 590 {
 591         struct resource *res;
 592         struct pci_bus_region region;
 593         u32 l, bu, lu;
 594
 595         /* Clear out the upper 32 bits of PREF limit.
 596            If PCI_PREF_BASE_UPPER32 was non-zero, this temporarily
 597            disables PREF range, which is ok. */
 598         pci_write_config_dword(bridge, PCI_PREF_LIMIT_UPPER32, 0);
 599
 600         /* Set up PREF base/limit. */
 601         bu = lu = 0;
 602         res = &bridge->resource[PCI_BRIDGE_RESOURCES + 2];
 603         pcibios_resource_to_bus(bridge->bus, &region, res);
 604         if (res->flags & IORESOURCE_PREFETCH) {
 605                 l = (region.start >> 16) & 0xfff0;
 606                 l |= region.end & 0xfff00000;
 607                 if (res->flags & IORESOURCE_MEM_64) {
 608                         bu = upper_32_bits(region.start);
 609                         lu = upper_32_bits(region.end);
 610                 }
 611                 dev_info(&bridge->dev, "  bridge window %pR\n", res);
 612         } else {
 613                 l = 0x0000fff0;
 614         }
 615         pci_write_config_dword(bridge, PCI_PREF_MEMORY_BASE, l);
 616
 617         /* Set the upper 32 bits of PREF base & limit. */
 618         pci_write_config_dword(bridge, PCI_PREF_BASE_UPPER32, bu);
 619         pci_write_config_dword(bridge, PCI_PREF_LIMIT_UPPER32, lu);
 620 }
 621
 622 static void __pci_setup_bridge(struct pci_bus *bus, unsigned long type)
 623 {
 624         struct pci_dev *bridge = bus->self;
 625
 626         dev_info(&bridge->dev, "PCI bridge to %pR\n",
 627                  &bus->busn_res);
 628
 629         if (type & IORESOURCE_IO)
 630                 pci_setup_bridge_io(bridge);
 631
 632         if (type & IORESOURCE_MEM)
 633                 pci_setup_bridge_mmio(bridge);
 634
 635         if (type & IORESOURCE_PREFETCH)
 636                 pci_setup_bridge_mmio_pref(bridge);
 637
 638         pci_write_config_word(bridge, PCI_BRIDGE_CONTROL, bus->bridge_ctl);
 639 }
 640
 641 void pci_setup_bridge(struct pci_bus *bus)
 642 {
 643         unsigned long type = IORESOURCE_IO | IORESOURCE_MEM |
 644                                   IORESOURCE_PREFETCH;
 645
 646         __pci_setup_bridge(bus, type);
 647 }
 648
 649
 650 int pci_claim_bridge_resource(struct pci_dev *bridge, int i)
 651 {
 652         if (i < PCI_BRIDGE_RESOURCES || i > PCI_BRIDGE_RESOURCE_END)
 653                 return 0;
 654
 655         if (pci_claim_resource(bridge, i) == 0)
 656                 return 0;       /* claimed the window */
 657
 658         if ((bridge->class >> 8) != PCI_CLASS_BRIDGE_PCI)
 659                 return 0;
 660
 661         if (!pci_bus_clip_resource(bridge, i))
 662                 return -EINVAL; /* clipping didn't change anything */
 663
 664         switch (i - PCI_BRIDGE_RESOURCES) {
 665         case 0:
 666                 pci_setup_bridge_io(bridge);
 667                 break;
 668         case 1:
 669                 pci_setup_bridge_mmio(bridge);
 670                 break;
 671         case 2:
 672                 pci_setup_bridge_mmio_pref(bridge);
 673                 break;
 674         default:
 675                 return -EINVAL;
 676         }
 677
 678         if (pci_claim_resource(bridge, i) == 0)
 679                 return 0;       /* claimed a smaller window */
 680
 681         return -EINVAL;
 682 }
 683
 684 /* Check whether the bridge supports optional I/O and
 685    prefetchable memory ranges. If not, the respective
 686    base/limit registers must be read-only and read as 0. */
 687 static void pci_bridge_check_ranges(struct pci_bus *bus)
 688 {
 689         u16 io;
 690         u32 pmem;
 691         struct pci_dev *bridge = bus->self;
 692         struct resource *b_res;
 693
 694         b_res = &bridge->resource[PCI_BRIDGE_RESOURCES];
 695         b_res[1].flags |= IORESOURCE_MEM;
 696
 697         pci_read_config_word(bridge, PCI_IO_BASE, &io);
 698         if (!io) {
 699                 pci_write_config_word(bridge, PCI_IO_BASE, 0xe0f0);
 700                 pci_read_config_word(bridge, PCI_IO_BASE, &io);
 701                 pci_write_config_word(bridge, PCI_IO_BASE, 0x0);
 702         }
 703         if (io)
 704                 b_res[0].flags |= IORESOURCE_IO;
 705
 706         /*  DECchip 21050 pass 2 errata: the bridge may miss an address
 707             disconnect boundary by one PCI data phase.
 708             Workaround: do not use prefetching on this device. */
 709         if (bridge->vendor == PCI_VENDOR_ID_DEC && bridge->device == 0x0001)
 710                 return;
 711
 712         pci_read_config_dword(bridge, PCI_PREF_MEMORY_BASE, &pmem);
 713         if (!pmem) {
 714                 pci_write_config_dword(bridge, PCI_PREF_MEMORY_BASE,
 715                                                0xffe0fff0);
 716                 pci_read_config_dword(bridge, PCI_PREF_MEMORY_BASE, &pmem);
 717                 pci_write_config_dword(bridge, PCI_PREF_MEMORY_BASE, 0x0);
 718         }
 719         if (pmem) {
 720                 b_res[2].flags |= IORESOURCE_MEM | IORESOURCE_PREFETCH;
 721                 if ((pmem & PCI_PREF_RANGE_TYPE_MASK) ==
 722                     PCI_PREF_RANGE_TYPE_64) {
 723                         b_res[2].flags |= IORESOURCE_MEM_64;
 724                         b_res[2].flags |= PCI_PREF_RANGE_TYPE_64;
 725                 }
 726         }
 727
 728         /* double check if bridge does support 64 bit pref */
 729         if (b_res[2].flags & IORESOURCE_MEM_64) {
 730                 u32 mem_base_hi, tmp;
 731                 pci_read_config_dword(bridge, PCI_PREF_BASE_UPPER32,
 732                                          &mem_base_hi);
 733                 pci_write_config_dword(bridge, PCI_PREF_BASE_UPPER32,
 734                                                0xffffffff);
 735                 pci_read_config_dword(bridge, PCI_PREF_BASE_UPPER32, &tmp);
 736                 if (!tmp)
 737                         b_res[2].flags &= ~IORESOURCE_MEM_64;
 738                 pci_write_config_dword(bridge, PCI_PREF_BASE_UPPER32,
 739                                        mem_base_hi);
 740         }
 741 }
 742
 743 /* Helper function for sizing routines: find first available
 744    bus resource of a given type. Note: we intentionally skip
 745    the bus resources which have already been assigned (that is,
 746    have non-NULL parent resource). */
 747 static struct resource *find_free_bus_resource(struct pci_bus *bus,
 748                          unsigned long type_mask, unsigned long type)
 749 {
 750         int i;
 751         struct resource *r;
 752
 753         pci_bus_for_each_resource(bus, r, i) {
 754                 if (r == &ioport_resource || r == &iomem_resource)
 755                         continue;
 756                 if (r && (r->flags & type_mask) == type && !r->parent)
 757                         return r;
 758         }
 759         return NULL;
 760 }
 761
 762 static resource_size_t calculate_iosize(resource_size_t size,
 763                 resource_size_t min_size,
 764                 resource_size_t size1,
 765                 resource_size_t old_size,
 766                 resource_size_t align)
 767 {
 768         if (size < min_size)
 769                 size = min_size;
 770         if (old_size == 1)
 771                 old_size = 0;
 772         /* To be fixed in 2.5: we should have sort of HAVE_ISA
 773            flag in the struct pci_bus. */
 774 #if defined(CONFIG_ISA) || defined(CONFIG_EISA)
 775         size = (size & 0xff) + ((size & ~0xffUL) << 2);
 776 #endif
 777         size = ALIGN(size + size1, align);
 778         if (size < old_size)
 779                 size = old_size;
 780         return size;
 781 }
 782
 783 static resource_size_t calculate_memsize(resource_size_t size,
 784                 resource_size_t min_size,
 785                 resource_size_t size1,
 786                 resource_size_t old_size,
 787                 resource_size_t align)
 788 {
 789         if (size < min_size)
 790                 size = min_size;
 791         if (old_size == 1)
 792                 old_size = 0;
 793         if (size < old_size)
 794                 size = old_size;
 795         size = ALIGN(size + size1, align);
 796         return size;
 797 }
 798
 799 resource_size_t __weak pcibios_window_alignment(struct pci_bus *bus,
 800                                                 unsigned long type)
 801 {
 802         return 1;
 803 }
 804
 805 #define PCI_P2P_DEFAULT_MEM_ALIGN       0x100000        /* 1MiB */
 806 #define PCI_P2P_DEFAULT_IO_ALIGN        0x1000          /* 4KiB */
 807 #define PCI_P2P_DEFAULT_IO_ALIGN_1K     0x400           /* 1KiB */
 808
 809 static resource_size_t window_alignment(struct pci_bus *bus,
 810                                         unsigned long type)
 811 {
 812         resource_size_t align = 1, arch_align;
 813
 814         if (type & IORESOURCE_MEM)
 815                 align = PCI_P2P_DEFAULT_MEM_ALIGN;
 816         else if (type & IORESOURCE_IO) {
 817                 /*
 818                  * Per spec, I/O windows are 4K-aligned, but some
 819                  * bridges have an extension to support 1K alignment.
 820                  */
 821                 if (bus->self->io_window_1k)
 822                         align = PCI_P2P_DEFAULT_IO_ALIGN_1K;
 823                 else
 824                         align = PCI_P2P_DEFAULT_IO_ALIGN;
 825         }
 826
 827         arch_align = pcibios_window_alignment(bus, type);
 828         return max(align, arch_align);
 829 }
 830
 831 /**
 832  * pbus_size_io() - size the io window of a given bus
 833  *
 834  * @bus : the bus
 835  * @min_size : the minimum io window that must to be allocated
 836  * @add_size : additional optional io window
 837  * @realloc_head : track the additional io window on this list
 838  *
 839  * Sizing the IO windows of the PCI-PCI bridge is trivial,
 840  * since these windows have 1K or 4K granularity and the IO ranges
 841  * of non-bridge PCI devices are limited to 256 bytes.
 842  * We must be careful with the ISA aliasing though.
 843  */
 844 static void pbus_size_io(struct pci_bus *bus, resource_size_t min_size,
 845                 resource_size_t add_size, struct list_head *realloc_head)
 846 {
 847         struct pci_dev *dev;
 848         struct resource *b_res = find_free_bus_resource(bus, IORESOURCE_IO,
 849                                                         IORESOURCE_IO);
 850         resource_size_t size = 0, size0 = 0, size1 = 0;
 851         resource_size_t children_add_size = 0;
 852         resource_size_t min_align, align;
 853
 854         if (!b_res)
 855                 return;
 856
 857         min_align = window_alignment(bus, IORESOURCE_IO);
 858         list_for_each_entry(dev, &bus->devices, bus_list) {
 859                 int i;
 860
 861                 for (i = 0; i < PCI_NUM_RESOURCES; i++) {
 862                         struct resource *r = &dev->resource[i];
 863                         unsigned long r_size;
 864
 865                         if (r->parent || !(r->flags & IORESOURCE_IO))
 866                                 continue;
 867                         r_size = resource_size(r);
 868
 869                         if (r_size < 0x400)
 870                                 /* Might be re-aligned for ISA */
 871                                 size += r_size;
 872                         else
 873                                 size1 += r_size;
 874
 875                         align = pci_resource_alignment(dev, r);
 876                         if (align > min_align)
 877                                 min_align = align;
 878
 879                         if (realloc_head)
 880                                 children_add_size += get_res_add_size(realloc_head, r);
 881                 }
 882         }
 883
 884         size0 = calculate_iosize(size, min_size, size1,
 885                         resource_size(b_res), min_align);
 886         if (children_add_size > add_size)
 887                 add_size = children_add_size;
 888         size1 = (!realloc_head || (realloc_head && !add_size)) ? size0 :
 889                 calculate_iosize(size, min_size, add_size + size1,
 890                         resource_size(b_res), min_align);
 891         if (!size0 && !size1) {
 892                 if (b_res->start || b_res->end)
 893                         dev_info(&bus->self->dev, "disabling bridge window %pR to %pR (unused)\n",
 894                                  b_res, &bus->busn_res);
 895                 b_res->flags = 0;
 896                 return;
 897         }
 898
 899         b_res->start = min_align;
 900         b_res->end = b_res->start + size0 - 1;
 901         b_res->flags |= IORESOURCE_STARTALIGN;
 902         if (size1 > size0 && realloc_head) {
 903                 add_to_list(realloc_head, bus->self, b_res, size1-size0,
 904                             min_align);
 905                 dev_printk(KERN_DEBUG, &bus->self->dev, "bridge window %pR to %pR add_size %llx\n",
 906                            b_res, &bus->busn_res,
 907                            (unsigned long long)size1-size0);
 908         }
 909 }
 910
 911 static inline resource_size_t calculate_mem_align(resource_size_t *aligns,
 912                                                   int max_order)
 913 {
 914         resource_size_t align = 0;
 915         resource_size_t min_align = 0;
 916         int order;
 917
 918         for (order = 0; order <= max_order; order++) {
 919                 resource_size_t align1 = 1;
 920
 921                 align1 <<= (order + 20);
 922
 923                 if (!align)
 924                         min_align = align1;
 925                 else if (ALIGN(align + min_align, min_align) < align1)
 926                         min_align = align1 >> 1;
 927                 align += aligns[order];
 928         }
 929
 930         return min_align;
 931 }
 932
 933 /**
 934  * pbus_size_mem() - size the memory window of a given bus
 935  *
 936  * @bus : the bus
 937  * @mask: mask the resource flag, then compare it with type
 938  * @type: the type of free resource from bridge
 939  * @type2: second match type
 940  * @type3: third match type
 941  * @min_size : the minimum memory window that must to be allocated
 942  * @add_size : additional optional memory window
 943  * @realloc_head : track the additional memory window on this list
 944  *
 945  * Calculate the size of the bus and minimal alignment which
 946  * guarantees that all child resources fit in this size.
 947  *
 948  * Returns -ENOSPC if there's no available bus resource of the desired type.
 949  * Otherwise, sets the bus resource start/end to indicate the required
 950  * size, adds things to realloc_head (if supplied), and returns 0.
 951  */
 952 static int pbus_size_mem(struct pci_bus *bus, unsigned long mask,
 953                          unsigned long type, unsigned long type2,
 954                          unsigned long type3,
 955                          resource_size_t min_size, resource_size_t add_size,
 956                          struct list_head *realloc_head)
 957 {
 958         struct pci_dev *dev;
 959         resource_size_t min_align, align, size, size0, size1;
 960         resource_size_t aligns[18];     /* Alignments from 1Mb to 128Gb */
 961         int order, max_order;
 962         struct resource *b_res = find_free_bus_resource(bus,
 963                                         mask | IORESOURCE_PREFETCH, type);
 964         resource_size_t children_add_size = 0;
 965
 966         if (!b_res)
 967                 return -ENOSPC;
 968
 969         memset(aligns, 0, sizeof(aligns));
 970         max_order = 0;
 971         size = 0;
 972
 973         list_for_each_entry(dev, &bus->devices, bus_list) {
 974                 int i;
 975
 976                 for (i = 0; i < PCI_NUM_RESOURCES; i++) {
 977                         struct resource *r = &dev->resource[i];
 978                         resource_size_t r_size;
 979
 980                         if (r->parent || ((r->flags & mask) != type &&
 981                                           (r->flags & mask) != type2 &&
 982                                           (r->flags & mask) != type3))
 983                                 continue;
 984                         r_size = resource_size(r);
 985 #ifdef CONFIG_PCI_IOV
 986                         /* put SRIOV requested res to the optional list */
 987                         if (realloc_head && i >= PCI_IOV_RESOURCES &&
 988                                         i <= PCI_IOV_RESOURCE_END) {
 989                                 r->end = r->start - 1;
 990                                 add_to_list(realloc_head, dev, r, r_size, 0/* don't care */);
 991                                 children_add_size += r_size;
 992                                 continue;
 993                         }
 994 #endif
 995                         /*
 996                          * aligns[0] is for 1MB (since bridge memory
 997                          * windows are always at least 1MB aligned), so
 998                          * keep "order" from being negative for smaller
 999                          * resources.
1000                          */
1001                         align = pci_resource_alignment(dev, r);
1002                         order = __ffs(align) - 20;
1003                         if (order < 0)
1004                                 order = 0;
1005                         if (order >= ARRAY_SIZE(aligns)) {
1006                                 dev_warn(&dev->dev, "disabling BAR %d: %pR (bad alignment %#llx)\n",
1007                                          i, r, (unsigned long long) align);
1008                                 r->flags = 0;
1009                                 continue;
1010                         }
1011                         size += r_size;
1012                         /* Exclude ranges with size > align from
1013                            calculation of the alignment. */
1014                         if (r_size == align)
1015                                 aligns[order] += align;
1016                         if (order > max_order)
1017                                 max_order = order;
1018
1019                         if (realloc_head)
1020                                 children_add_size += get_res_add_size(realloc_head, r);
1021                 }
1022         }
1023
1024         min_align = calculate_mem_align(aligns, max_order);
1025         min_align = max(min_align, window_alignment(bus, b_res->flags));
1026         size0 = calculate_memsize(size, min_size, 0, resource_size(b_res), min_align);
1027         if (children_add_size > add_size)
1028                 add_size = children_add_size;
1029         size1 = (!realloc_head || (realloc_head && !add_size)) ? size0 :
1030                 calculate_memsize(size, min_size, add_size,
1031                                 resource_size(b_res), min_align);
1032         if (!size0 && !size1) {
1033                 if (b_res->start || b_res->end)
1034                         dev_info(&bus->self->dev, "disabling bridge window %pR to %pR (unused)\n",
1035                                  b_res, &bus->busn_res);
1036                 b_res->flags = 0;
1037                 return 0;
1038         }
1039         b_res->start = min_align;
1040         b_res->end = size0 + min_align - 1;
1041         b_res->flags |= IORESOURCE_STARTALIGN;
1042         if (size1 > size0 && realloc_head) {
1043                 add_to_list(realloc_head, bus->self, b_res, size1-size0, min_align);
1044                 dev_printk(KERN_DEBUG, &bus->self->dev, "bridge window %pR to %pR add_size %llx\n",
1045                            b_res, &bus->busn_res,
1046                            (unsigned long long)size1-size0);
1047         }
1048         return 0;
1049 }
1050
1051 unsigned long pci_cardbus_resource_alignment(struct resource *res)
1052 {
1053         if (res->flags & IORESOURCE_IO)
1054                 return pci_cardbus_io_size;
1055         if (res->flags & IORESOURCE_MEM)
1056                 return pci_cardbus_mem_size;
1057         return 0;
1058 }
1059
1060 static void pci_bus_size_cardbus(struct pci_bus *bus,
1061                         struct list_head *realloc_head)
1062 {
1063         struct pci_dev *bridge = bus->self;
1064         struct resource *b_res = &bridge->resource[PCI_BRIDGE_RESOURCES];
1065         resource_size_t b_res_3_size = pci_cardbus_mem_size * 2;
1066         u16 ctrl;
1067
1068         if (b_res[0].parent)
1069                 goto handle_b_res_1;
1070         /*
1071          * Reserve some resources for CardBus.  We reserve
1072          * a fixed amount of bus space for CardBus bridges.
1073          */
1074         b_res[0].start = pci_cardbus_io_size;
1075         b_res[0].end = b_res[0].start + pci_cardbus_io_size - 1;
1076         b_res[0].flags |= IORESOURCE_IO | IORESOURCE_STARTALIGN;
1077         if (realloc_head) {
1078                 b_res[0].end -= pci_cardbus_io_size;
1079                 add_to_list(realloc_head, bridge, b_res, pci_cardbus_io_size,
1080                                 pci_cardbus_io_size);
1081         }
1082
1083 handle_b_res_1:
1084         if (b_res[1].parent)
1085                 goto handle_b_res_2;
1086         b_res[1].start = pci_cardbus_io_size;
1087         b_res[1].end = b_res[1].start + pci_cardbus_io_size - 1;
1088         b_res[1].flags |= IORESOURCE_IO | IORESOURCE_STARTALIGN;
1089         if (realloc_head) {
1090                 b_res[1].end -= pci_cardbus_io_size;
1091                 add_to_list(realloc_head, bridge, b_res+1, pci_cardbus_io_size,
1092                                  pci_cardbus_io_size);
1093         }
1094
1095 handle_b_res_2:
1096         /* MEM1 must not be pref mmio */
1097         pci_read_config_word(bridge, PCI_CB_BRIDGE_CONTROL, &ctrl);
1098         if (ctrl & PCI_CB_BRIDGE_CTL_PREFETCH_MEM1) {
1099                 ctrl &= ~PCI_CB_BRIDGE_CTL_PREFETCH_MEM1;
1100                 pci_write_config_word(bridge, PCI_CB_BRIDGE_CONTROL, ctrl);
1101                 pci_read_config_word(bridge, PCI_CB_BRIDGE_CONTROL, &ctrl);
1102         }
1103
1104         /*
1105          * Check whether prefetchable memory is supported
1106          * by this bridge.
1107          */
1108         pci_read_config_word(bridge, PCI_CB_BRIDGE_CONTROL, &ctrl);
1109         if (!(ctrl & PCI_CB_BRIDGE_CTL_PREFETCH_MEM0)) {
1110                 ctrl |= PCI_CB_BRIDGE_CTL_PREFETCH_MEM0;
1111                 pci_write_config_word(bridge, PCI_CB_BRIDGE_CONTROL, ctrl);
1112                 pci_read_config_word(bridge, PCI_CB_BRIDGE_CONTROL, &ctrl);
1113         }
1114
1115         if (b_res[2].parent)
1116                 goto handle_b_res_3;
1117         /*
1118          * If we have prefetchable memory support, allocate
1119          * two regions.  Otherwise, allocate one region of
1120          * twice the size.
1121          */
1122         if (ctrl & PCI_CB_BRIDGE_CTL_PREFETCH_MEM0) {
1123                 b_res[2].start = pci_cardbus_mem_size;
1124                 b_res[2].end = b_res[2].start + pci_cardbus_mem_size - 1;
1125                 b_res[2].flags |= IORESOURCE_MEM | IORESOURCE_PREFETCH |
1126                                   IORESOURCE_STARTALIGN;
1127                 if (realloc_head) {
1128                         b_res[2].end -= pci_cardbus_mem_size;
1129                         add_to_list(realloc_head, bridge, b_res+2,
1130                                  pci_cardbus_mem_size, pci_cardbus_mem_size);
1131                 }
1132
1133                 /* reduce that to half */
1134                 b_res_3_size = pci_cardbus_mem_size;
1135         }
1136
1137 handle_b_res_3:
1138         if (b_res[3].parent)
1139                 goto handle_done;
1140         b_res[3].start = pci_cardbus_mem_size;
1141         b_res[3].end = b_res[3].start + b_res_3_size - 1;
1142         b_res[3].flags |= IORESOURCE_MEM | IORESOURCE_STARTALIGN;
1143         if (realloc_head) {
1144                 b_res[3].end -= b_res_3_size;
1145                 add_to_list(realloc_head, bridge, b_res+3, b_res_3_size,
1146                                  pci_cardbus_mem_size);
1147         }
1148
1149 handle_done:
1150         ;
1151 }
1152
1153 void __pci_bus_size_bridges(struct pci_bus *bus, struct list_head *realloc_head)
1154 {
1155         struct pci_dev *dev;
1156         unsigned long mask, prefmask, type2 = 0, type3 = 0;
1157         resource_size_t additional_mem_size = 0, additional_io_size = 0;
1158         struct resource *b_res;
1159         int ret;
1160
1161         list_for_each_entry(dev, &bus->devices, bus_list) {
1162                 struct pci_bus *b = dev->subordinate;
1163                 if (!b)
1164                         continue;
1165
1166                 switch (dev->class >> 8) {
1167                 case PCI_CLASS_BRIDGE_CARDBUS:
1168                         pci_bus_size_cardbus(b, realloc_head);
1169                         break;
1170
1171                 case PCI_CLASS_BRIDGE_PCI:
1172                 default:
1173                         __pci_bus_size_bridges(b, realloc_head);
1174                         break;
1175                 }
1176         }
1177
1178         /* The root bus? */
1179         if (pci_is_root_bus(bus))
1180                 return;
1181
1182         switch (bus->self->class >> 8) {
1183         case PCI_CLASS_BRIDGE_CARDBUS:
1184                 /* don't size cardbuses yet. */
1185                 break;
1186
1187         case PCI_CLASS_BRIDGE_PCI:
1188                 pci_bridge_check_ranges(bus);
1189                 if (bus->self->is_hotplug_bridge) {
1190                         additional_io_size  = pci_hotplug_io_size;
1191                         additional_mem_size = pci_hotplug_mem_size;
1192                 }
1193                 /* Fall through */
1194         default:
1195                 pbus_size_io(bus, realloc_head ? 0 : additional_io_size,
1196                              additional_io_size, realloc_head);
1197
1198                 /*
1199                  * If there's a 64-bit prefetchable MMIO window, compute
1200                  * the size required to put all 64-bit prefetchable
1201                  * resources in it.
1202                  */
1203                 b_res = &bus->self->resource[PCI_BRIDGE_RESOURCES];
1204                 mask = IORESOURCE_MEM;
1205                 prefmask = IORESOURCE_MEM | IORESOURCE_PREFETCH;
1206                 if (b_res[2].flags & IORESOURCE_MEM_64) {
1207                         prefmask |= IORESOURCE_MEM_64;
1208                         ret = pbus_size_mem(bus, prefmask, prefmask,
1209                                   prefmask, prefmask,
1210                                   realloc_head ? 0 : additional_mem_size,
1211                                   additional_mem_size, realloc_head);
1212
1213                         /*
1214                          * If successful, all non-prefetchable resources
1215                          * and any 32-bit prefetchable resources will go in
1216                          * the non-prefetchable window.
1217                          */
1218                         if (ret == 0) {
1219                                 mask = prefmask;
1220                                 type2 = prefmask & ~IORESOURCE_MEM_64;
1221                                 type3 = prefmask & ~IORESOURCE_PREFETCH;
1222                         }
1223                 }
1224
1225                 /*
1226                  * If there is no 64-bit prefetchable window, compute the
1227                  * size required to put all prefetchable resources in the
1228                  * 32-bit prefetchable window (if there is one).
1229                  */
1230                 if (!type2) {
1231                         prefmask &= ~IORESOURCE_MEM_64;
1232                         ret = pbus_size_mem(bus, prefmask, prefmask,
1233                                          prefmask, prefmask,
1234                                          realloc_head ? 0 : additional_mem_size,
1235                                          additional_mem_size, realloc_head);
1236
1237                         /*
1238                          * If successful, only non-prefetchable resources
1239                          * will go in the non-prefetchable window.
1240                          */
1241                         if (ret == 0)
1242                                 mask = prefmask;
1243                         else
1244                                 additional_mem_size += additional_mem_size;
1245
1246                         type2 = type3 = IORESOURCE_MEM;
1247                 }
1248
1249                 /*
1250                  * Compute the size required to put everything else in the
1251                  * non-prefetchable window.  This includes:
1252                  *
1253                  *   - all non-prefetchable resources
1254                  *   - 32-bit prefetchable resources if there's a 64-bit
1255                  *     prefetchable window or no prefetchable window at all
1256                  *   - 64-bit prefetchable resources if there's no
1257                  *     prefetchable window at all
1258                  *
1259                  * Note that the strategy in __pci_assign_resource() must
1260                  * match that used here.  Specifically, we cannot put a
1261                  * 32-bit prefetchable resource in a 64-bit prefetchable
1262                  * window.
1263                  */
1264                 pbus_size_mem(bus, mask, IORESOURCE_MEM, type2, type3,
1265                                 realloc_head ? 0 : additional_mem_size,
1266                                 additional_mem_size, realloc_head);
1267                 break;
1268         }
1269 }
1270
1271 void pci_bus_size_bridges(struct pci_bus *bus)
1272 {
1273         __pci_bus_size_bridges(bus, NULL);
1274 }
1275 EXPORT_SYMBOL(pci_bus_size_bridges);
1276
1277 void __pci_bus_assign_resources(const struct pci_bus *bus,
1278                                 struct list_head *realloc_head,
1279                                 struct list_head *fail_head)
1280 {
1281         struct pci_bus *b;
1282         struct pci_dev *dev;
1283
1284         pbus_assign_resources_sorted(bus, realloc_head, fail_head);
1285
1286         list_for_each_entry(dev, &bus->devices, bus_list) {
1287                 b = dev->subordinate;
1288                 if (!b)
1289                         continue;
1290
1291                 __pci_bus_assign_resources(b, realloc_head, fail_head);
1292
1293                 switch (dev->class >> 8) {
1294                 case PCI_CLASS_BRIDGE_PCI:
1295                         if (!pci_is_enabled(dev))
1296                                 pci_setup_bridge(b);
1297                         break;
1298
1299                 case PCI_CLASS_BRIDGE_CARDBUS:
1300                         pci_setup_cardbus(b);
1301                         break;
1302
1303                 default:
1304                         dev_info(&dev->dev, "not setting up bridge for bus %04x:%02x\n",
1305                                  pci_domain_nr(b), b->number);
1306                         break;
1307                 }
1308         }
1309 }
1310
1311 void pci_bus_assign_resources(const struct pci_bus *bus)
1312 {
1313         __pci_bus_assign_resources(bus, NULL, NULL);
1314 }
1315 EXPORT_SYMBOL(pci_bus_assign_resources);
1316
1317 static void __pci_bridge_assign_resources(const struct pci_dev *bridge,
1318                                           struct list_head *add_head,
1319                                           struct list_head *fail_head)
1320 {
1321         struct pci_bus *b;
1322
1323         pdev_assign_resources_sorted((struct pci_dev *)bridge,
1324                                          add_head, fail_head);
1325
1326         b = bridge->subordinate;
1327         if (!b)
1328                 return;
1329
1330         __pci_bus_assign_resources(b, add_head, fail_head);
1331
1332         switch (bridge->class >> 8) {
1333         case PCI_CLASS_BRIDGE_PCI:
1334                 pci_setup_bridge(b);
1335                 break;
1336
1337         case PCI_CLASS_BRIDGE_CARDBUS:
1338                 pci_setup_cardbus(b);
1339                 break;
1340
1341         default:
1342                 dev_info(&bridge->dev, "not setting up bridge for bus %04x:%02x\n",
1343                          pci_domain_nr(b), b->number);
1344                 break;
1345         }
1346 }
1347 static void pci_bridge_release_resources(struct pci_bus *bus,
1348                                           unsigned long type)
1349 {
1350         struct pci_dev *dev = bus->self;
1351         struct resource *r;
1352         unsigned long type_mask = IORESOURCE_IO | IORESOURCE_MEM |
1353                                   IORESOURCE_PREFETCH | IORESOURCE_MEM_64;
1354         unsigned old_flags = 0;
1355         struct resource *b_res;
1356         int idx = 1;
1357
1358         b_res = &dev->resource[PCI_BRIDGE_RESOURCES];
1359
1360         /*
1361          *     1. if there is io port assign fail, will release bridge
1362          *        io port.
1363          *     2. if there is non pref mmio assign fail, release bridge
1364          *        nonpref mmio.
1365          *     3. if there is 64bit pref mmio assign fail, and bridge pref
1366          *        is 64bit, release bridge pref mmio.
1367          *     4. if there is pref mmio assign fail, and bridge pref is
1368          *        32bit mmio, release bridge pref mmio
1369          *     5. if there is pref mmio assign fail, and bridge pref is not
1370          *        assigned, release bridge nonpref mmio.
1371          */
1372         if (type & IORESOURCE_IO)
1373                 idx = 0;
1374         else if (!(type & IORESOURCE_PREFETCH))
1375                 idx = 1;
1376         else if ((type & IORESOURCE_MEM_64) &&
1377                  (b_res[2].flags & IORESOURCE_MEM_64))
1378                 idx = 2;
1379         else if (!(b_res[2].flags & IORESOURCE_MEM_64) &&
1380                  (b_res[2].flags & IORESOURCE_PREFETCH))
1381                 idx = 2;
1382         else
1383                 idx = 1;
1384
1385         r = &b_res[idx];
1386
1387         if (!r->parent)
1388                 return;
1389
1390         /*
1391          * if there are children under that, we should release them
1392          *  all
1393          */
1394         release_child_resources(r);
1395         if (!release_resource(r)) {
1396                 type = old_flags = r->flags & type_mask;
1397                 dev_printk(KERN_DEBUG, &dev->dev, "resource %d %pR released\n",
1398                                         PCI_BRIDGE_RESOURCES + idx, r);
1399                 /* keep the old size */
1400                 r->end = resource_size(r) - 1;
1401                 r->start = 0;
1402                 r->flags = 0;
1403
1404                 /* avoiding touch the one without PREF */
1405                 if (type & IORESOURCE_PREFETCH)
1406                         type = IORESOURCE_PREFETCH;
1407                 __pci_setup_bridge(bus, type);
1408                 /* for next child res under same bridge */
1409                 r->flags = old_flags;
1410         }
1411 }
1412
1413 enum release_type {
1414         leaf_only,
1415         whole_subtree,
1416 };
1417 /*
1418  * try to release pci bridge resources that is from leaf bridge,
1419  * so we can allocate big new one later
1420  */
1421 static void pci_bus_release_bridge_resources(struct pci_bus *bus,
1422                                              unsigned long type,
1423                                              enum release_type rel_type)
1424 {
1425         struct pci_dev *dev;
1426         bool is_leaf_bridge = true;
1427
1428         list_for_each_entry(dev, &bus->devices, bus_list) {
1429                 struct pci_bus *b = dev->subordinate;
1430                 if (!b)
1431                         continue;
1432
1433                 is_leaf_bridge = false;
1434
1435                 if ((dev->class >> 8) != PCI_CLASS_BRIDGE_PCI)
1436                         continue;
1437
1438                 if (rel_type == whole_subtree)
1439                         pci_bus_release_bridge_resources(b, type,
1440                                                  whole_subtree);
1441         }
1442
1443         if (pci_is_root_bus(bus))
1444                 return;
1445
1446         if ((bus->self->class >> 8) != PCI_CLASS_BRIDGE_PCI)
1447                 return;
1448
1449         if ((rel_type == whole_subtree) || is_leaf_bridge)
1450                 pci_bridge_release_resources(bus, type);
1451 }
1452
1453 static void pci_bus_dump_res(struct pci_bus *bus)
1454 {
1455         struct resource *res;
1456         int i;
1457
1458         pci_bus_for_each_resource(bus, res, i) {
1459                 if (!res || !res->end || !res->flags)
1460                         continue;
1461
1462                 dev_printk(KERN_DEBUG, &bus->dev, "resource %d %pR\n", i, res);
1463         }
1464 }
1465
1466 static void pci_bus_dump_resources(struct pci_bus *bus)
1467 {
1468         struct pci_bus *b;
1469         struct pci_dev *dev;
1470
1471
1472         pci_bus_dump_res(bus);
1473
1474         list_for_each_entry(dev, &bus->devices, bus_list) {
1475                 b = dev->subordinate;
1476                 if (!b)
1477                         continue;
1478
1479                 pci_bus_dump_resources(b);
1480         }
1481 }
1482
1483 static int pci_bus_get_depth(struct pci_bus *bus)
1484 {
1485         int depth = 0;
1486         struct pci_bus *child_bus;
1487
1488         list_for_each_entry(child_bus, &bus->children, node) {
1489                 int ret;
1490
1491                 ret = pci_bus_get_depth(child_bus);
1492                 if (ret + 1 > depth)
1493                         depth = ret + 1;
1494         }
1495
1496         return depth;
1497 }
1498
1499 /*
1500  * -1: undefined, will auto detect later
1501  *  0: disabled by user
1502  *  1: disabled by auto detect
1503  *  2: enabled by user
1504  *  3: enabled by auto detect
1505  */
1506 enum enable_type {
1507         undefined = -1,
1508         user_disabled,
1509         auto_disabled,
1510         user_enabled,
1511         auto_enabled,
1512 };
1513
1514 static enum enable_type pci_realloc_enable = undefined;
1515 void __init pci_realloc_get_opt(char *str)
1516 {
1517         if (!strncmp(str, "off", 3))
1518                 pci_realloc_enable = user_disabled;
1519         else if (!strncmp(str, "on", 2))
1520                 pci_realloc_enable = user_enabled;
1521 }
1522 static bool pci_realloc_enabled(enum enable_type enable)
1523 {
1524         return enable >= user_enabled;
1525 }
1526
1527 #if defined(CONFIG_PCI_IOV) && defined(CONFIG_PCI_REALLOC_ENABLE_AUTO)
1528 static int iov_resources_unassigned(struct pci_dev *dev, void *data)
1529 {
1530         int i;
1531         bool *unassigned = data;
1532
1533         for (i = PCI_IOV_RESOURCES; i <= PCI_IOV_RESOURCE_END; i++) {
1534                 struct resource *r = &dev->resource[i];
1535                 struct pci_bus_region region;
1536
1537                 /* Not assigned or rejected by kernel? */
1538                 if (!r->flags)
1539                         continue;
1540
1541                 pcibios_resource_to_bus(dev->bus, &region, r);
1542                 if (!region.start) {
1543                         *unassigned = true;
1544                         return 1; /* return early from pci_walk_bus() */
1545                 }
1546         }
1547
1548         return 0;
1549 }
1550
1551 static enum enable_type pci_realloc_detect(struct pci_bus *bus,
1552                          enum enable_type enable_local)
1553 {
1554         bool unassigned = false;
1555
1556         if (enable_local != undefined)
1557                 return enable_local;
1558
1559         pci_walk_bus(bus, iov_resources_unassigned, &unassigned);
1560         if (unassigned)
1561                 return auto_enabled;
1562
1563         return enable_local;
1564 }
1565 #else
1566 static enum enable_type pci_realloc_detect(struct pci_bus *bus,
1567                          enum enable_type enable_local)
1568 {
1569         return enable_local;
1570 }
1571 #endif
1572
1573 /*
1574  * first try will not touch pci bridge res
1575  * second and later try will clear small leaf bridge res
1576  * will stop till to the max depth if can not find good one
1577  */
1578 void pci_assign_unassigned_root_bus_resources(struct pci_bus *bus)
1579 {
1580         LIST_HEAD(realloc_head); /* list of resources that
1581                                         want additional resources */
1582         struct list_head *add_list = NULL;
1583         int tried_times = 0;
1584         enum release_type rel_type = leaf_only;
1585         LIST_HEAD(fail_head);
1586         struct pci_dev_resource *fail_res;
1587         unsigned long type_mask = IORESOURCE_IO | IORESOURCE_MEM |
1588                                   IORESOURCE_PREFETCH | IORESOURCE_MEM_64;
1589         int pci_try_num = 1;
1590         enum enable_type enable_local;
1591
1592         /* don't realloc if asked to do so */
1593         enable_local = pci_realloc_detect(bus, pci_realloc_enable);
1594         if (pci_realloc_enabled(enable_local)) {
1595                 int max_depth = pci_bus_get_depth(bus);
1596
1597                 pci_try_num = max_depth + 1;
1598                 dev_printk(KERN_DEBUG, &bus->dev,
1599                            "max bus depth: %d pci_try_num: %d\n",
1600                            max_depth, pci_try_num);
1601         }
1602
1603 again:
1604         /*
1605          * last try will use add_list, otherwise will try good to have as
1606          * must have, so can realloc parent bridge resource
1607          */
1608         if (tried_times + 1 == pci_try_num)
1609                 add_list = &realloc_head;
1610         /* Depth first, calculate sizes and alignments of all
1611            subordinate buses. */
1612         __pci_bus_size_bridges(bus, add_list);
1613
1614         /* Depth last, allocate resources and update the hardware. */
1615         __pci_bus_assign_resources(bus, add_list, &fail_head);
1616         if (add_list)
1617                 BUG_ON(!list_empty(add_list));
1618         tried_times++;
1619
1620         /* any device complain? */
1621         if (list_empty(&fail_head))
1622                 goto dump;
1623
1624         if (tried_times >= pci_try_num) {
1625                 if (enable_local == undefined)
1626                         dev_info(&bus->dev, "Some PCI device resources are unassigned, try booting with pci=realloc\n");
1627                 else if (enable_local == auto_enabled)
1628                         dev_info(&bus->dev, "Automatically enabled pci realloc, if you have problem, try booting with pci=realloc=off\n");
1629
1630                 free_list(&fail_head);
1631                 goto dump;
1632         }
1633
1634         dev_printk(KERN_DEBUG, &bus->dev,
1635                    "No. %d try to assign unassigned res\n", tried_times + 1);
1636
1637         /* third times and later will not check if it is leaf */
1638         if ((tried_times + 1) > 2)
1639                 rel_type = whole_subtree;
1640
1641         /*
1642          * Try to release leaf bridge's resources that doesn't fit resource of
1643          * child device under that bridge
1644          */
1645         list_for_each_entry(fail_res, &fail_head, list)
1646                 pci_bus_release_bridge_resources(fail_res->dev->bus,
1647                                                  fail_res->flags & type_mask,
1648                                                  rel_type);
1649
1650         /* restore size and flags */
1651         list_for_each_entry(fail_res, &fail_head, list) {
1652                 struct resource *res = fail_res->res;
1653
1654                 res->start = fail_res->start;
1655                 res->end = fail_res->end;
1656                 res->flags = fail_res->flags;
1657                 if (fail_res->dev->subordinate)
1658                         res->flags = 0;
1659         }
1660         free_list(&fail_head);
1661
1662         goto again;
1663
1664 dump:
1665         /* dump the resource on buses */
1666         pci_bus_dump_resources(bus);
1667 }
1668
1669 void __init pci_assign_unassigned_resources(void)
1670 {
1671         struct pci_bus *root_bus;
1672
1673         list_for_each_entry(root_bus, &pci_root_buses, node)
1674                 pci_assign_unassigned_root_bus_resources(root_bus);
1675 }
1676
1677 void pci_assign_unassigned_bridge_resources(struct pci_dev *bridge)
1678 {
1679         struct pci_bus *parent = bridge->subordinate;
1680         LIST_HEAD(add_list); /* list of resources that
1681                                         want additional resources */
1682         int tried_times = 0;
1683         LIST_HEAD(fail_head);
1684         struct pci_dev_resource *fail_res;
1685         int retval;
1686         unsigned long type_mask = IORESOURCE_IO | IORESOURCE_MEM |
1687                                   IORESOURCE_PREFETCH | IORESOURCE_MEM_64;
1688
1689 again:
1690         __pci_bus_size_bridges(parent, &add_list);
1691         __pci_bridge_assign_resources(bridge, &add_list, &fail_head);
1692         BUG_ON(!list_empty(&add_list));
1693         tried_times++;
1694
1695         if (list_empty(&fail_head))
1696                 goto enable_all;
1697
1698         if (tried_times >= 2) {
1699                 /* still fail, don't need to try more */
1700                 free_list(&fail_head);
1701                 goto enable_all;
1702         }
1703
1704         printk(KERN_DEBUG "PCI: No. %d try to assign unassigned res\n",
1705                          tried_times + 1);
1706
1707         /*
1708          * Try to release leaf bridge's resources that doesn't fit resource of
1709          * child device under that bridge
1710          */
1711         list_for_each_entry(fail_res, &fail_head, list)
1712                 pci_bus_release_bridge_resources(fail_res->dev->bus,
1713                                                  fail_res->flags & type_mask,
1714                                                  whole_subtree);
1715
1716         /* restore size and flags */
1717         list_for_each_entry(fail_res, &fail_head, list) {
1718                 struct resource *res = fail_res->res;
1719
1720                 res->start = fail_res->start;
1721                 res->end = fail_res->end;
1722                 res->flags = fail_res->flags;
1723                 if (fail_res->dev->subordinate)
1724                         res->flags = 0;
1725         }
1726         free_list(&fail_head);
1727
1728         goto again;
1729
1730 enable_all:
1731         retval = pci_reenable_device(bridge);
1732         if (retval)
1733                 dev_err(&bridge->dev, "Error reenabling bridge (%d)\n", retval);
1734         pci_set_master(bridge);
1735 }
1736 EXPORT_SYMBOL_GPL(pci_assign_unassigned_bridge_resources);
1737
1738 void pci_assign_unassigned_bus_resources(struct pci_bus *bus)
1739 {
1740         struct pci_dev *dev;
1741         LIST_HEAD(add_list); /* list of resources that
1742                                         want additional resources */
1743
1744         down_read(&pci_bus_sem);
1745         list_for_each_entry(dev, &bus->devices, bus_list)
1746                 if (pci_is_bridge(dev) && pci_has_subordinate(dev))
1747                                 __pci_bus_size_bridges(dev->subordinate,
1748                                                          &add_list);
1749         up_read(&pci_bus_sem);
1750         __pci_bus_assign_resources(bus, &add_list, NULL);
1751         BUG_ON(!list_empty(&add_list));
1752 }