drivers/ata/ahci.c

   1 /*
   2  *  ahci.c - AHCI SATA support
   3  *
   4  *  Maintained by:  Tejun Heo <tj@kernel.org>
   5  *                  Please ALWAYS copy linux-ide@vger.kernel.org
   6  *                  on emails.
   7  *
   8  *  Copyright 2004-2005 Red Hat, Inc.
   9  *
  10  *
  11  *  This program is free software; you can redistribute it and/or modify
  12  *  it under the terms of the GNU General Public License as published by
  13  *  the Free Software Foundation; either version 2, or (at your option)
  14  *  any later version.
  15  *
  16  *  This program is distributed in the hope that it will be useful,
  17  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19  *  GNU General Public License for more details.
  20  *
  21  *  You should have received a copy of the GNU General Public License
  22  *  along with this program; see the file COPYING.  If not, write to
  23  *  the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.
  24  *
  25  *
  26  * libata documentation is available via 'make {ps|pdf}docs',
  27  * as Documentation/DocBook/libata.*
  28  *
  29  * AHCI hardware documentation:
  30  * http://www.intel.com/technology/serialata/pdf/rev1_0.pdf
  31  * http://www.intel.com/technology/serialata/pdf/rev1_1.pdf
  32  *
  33  */
  34
  35 #include <linux/kernel.h>
  36 #include <linux/module.h>
  37 #include <linux/pci.h>
  38 #include <linux/init.h>
  39 #include <linux/blkdev.h>
  40 #include <linux/delay.h>
  41 #include <linux/interrupt.h>
  42 #include <linux/dma-mapping.h>
  43 #include <linux/device.h>
  44 #include <linux/dmi.h>
  45 #include <linux/gfp.h>
  46 #include <scsi/scsi_host.h>
  47 #include <scsi/scsi_cmnd.h>
  48 #include <linux/libata.h>
  49 #include "ahci.h"
  50
  51 #define DRV_NAME        "ahci"
  52 #define DRV_VERSION     "3.0"
  53
  54 enum {
  55         AHCI_PCI_BAR_STA2X11    = 0,
  56         AHCI_PCI_BAR_ENMOTUS    = 2,
  57         AHCI_PCI_BAR_STANDARD   = 5,
  58 };
  59
  60 enum board_ids {
  61         /* board IDs by feature in alphabetical order */
  62         board_ahci,
  63         board_ahci_ign_iferr,
  64         board_ahci_nosntf,
  65         board_ahci_yes_fbs,
  66
  67         /* board IDs for specific chipsets in alphabetical order */
  68         board_ahci_mcp65,
  69         board_ahci_mcp77,
  70         board_ahci_mcp89,
  71         board_ahci_mv,
  72         board_ahci_sb600,
  73         board_ahci_sb700,       /* for SB700 and SB800 */
  74         board_ahci_vt8251,
  75
  76         /* aliases */
  77         board_ahci_mcp_linux    = board_ahci_mcp65,
  78         board_ahci_mcp67        = board_ahci_mcp65,
  79         board_ahci_mcp73        = board_ahci_mcp65,
  80         board_ahci_mcp79        = board_ahci_mcp77,
  81 };
  82
  83 static int ahci_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
  84 static int ahci_vt8251_hardreset(struct ata_link *link, unsigned int *class,
  85                                  unsigned long deadline);
  86 static int ahci_p5wdh_hardreset(struct ata_link *link, unsigned int *class,
  87                                 unsigned long deadline);
  88 #ifdef CONFIG_PM
  89 static int ahci_pci_device_suspend(struct pci_dev *pdev, pm_message_t mesg);
  90 static int ahci_pci_device_resume(struct pci_dev *pdev);
  91 #endif
  92
  93 static struct scsi_host_template ahci_sht = {
  94         AHCI_SHT("ahci"),
  95 };
  96
  97 static struct ata_port_operations ahci_vt8251_ops = {
  98         .inherits               = &ahci_ops,
  99         .hardreset              = ahci_vt8251_hardreset,
 100 };
 101
 102 static struct ata_port_operations ahci_p5wdh_ops = {
 103         .inherits               = &ahci_ops,
 104         .hardreset              = ahci_p5wdh_hardreset,
 105 };
 106
 107 static const struct ata_port_info ahci_port_info[] = {
 108         /* by features */
 109         [board_ahci] = {
 110                 .flags          = AHCI_FLAG_COMMON,
 111                 .pio_mask       = ATA_PIO4,
 112                 .udma_mask      = ATA_UDMA6,
 113                 .port_ops       = &ahci_ops,
 114         },
 115         [board_ahci_ign_iferr] = {
 116                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_IRQ_IF_ERR),
 117                 .flags          = AHCI_FLAG_COMMON,
 118                 .pio_mask       = ATA_PIO4,
 119                 .udma_mask      = ATA_UDMA6,
 120                 .port_ops       = &ahci_ops,
 121         },
 122         [board_ahci_nosntf] = {
 123                 AHCI_HFLAGS     (AHCI_HFLAG_NO_SNTF),
 124                 .flags          = AHCI_FLAG_COMMON,
 125                 .pio_mask       = ATA_PIO4,
 126                 .udma_mask      = ATA_UDMA6,
 127                 .port_ops       = &ahci_ops,
 128         },
 129         [board_ahci_yes_fbs] = {
 130                 AHCI_HFLAGS     (AHCI_HFLAG_YES_FBS),
 131                 .flags          = AHCI_FLAG_COMMON,
 132                 .pio_mask       = ATA_PIO4,
 133                 .udma_mask      = ATA_UDMA6,
 134                 .port_ops       = &ahci_ops,
 135         },
 136         /* by chipsets */
 137         [board_ahci_mcp65] = {
 138                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA | AHCI_HFLAG_NO_PMP |
 139                                  AHCI_HFLAG_YES_NCQ),
 140                 .flags          = AHCI_FLAG_COMMON | ATA_FLAG_NO_DIPM,
 141                 .pio_mask       = ATA_PIO4,
 142                 .udma_mask      = ATA_UDMA6,
 143                 .port_ops       = &ahci_ops,
 144         },
 145         [board_ahci_mcp77] = {
 146                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA | AHCI_HFLAG_NO_PMP),
 147                 .flags          = AHCI_FLAG_COMMON,
 148                 .pio_mask       = ATA_PIO4,
 149                 .udma_mask      = ATA_UDMA6,
 150                 .port_ops       = &ahci_ops,
 151         },
 152         [board_ahci_mcp89] = {
 153                 AHCI_HFLAGS     (AHCI_HFLAG_NO_FPDMA_AA),
 154                 .flags          = AHCI_FLAG_COMMON,
 155                 .pio_mask       = ATA_PIO4,
 156                 .udma_mask      = ATA_UDMA6,
 157                 .port_ops       = &ahci_ops,
 158         },
 159         [board_ahci_mv] = {
 160                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ | AHCI_HFLAG_NO_MSI |
 161                                  AHCI_HFLAG_MV_PATA | AHCI_HFLAG_NO_PMP),
 162                 .flags          = ATA_FLAG_SATA | ATA_FLAG_PIO_DMA,
 163                 .pio_mask       = ATA_PIO4,
 164                 .udma_mask      = ATA_UDMA6,
 165                 .port_ops       = &ahci_ops,
 166         },
 167         [board_ahci_sb600] = {
 168                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_SERR_INTERNAL |
 169                                  AHCI_HFLAG_NO_MSI | AHCI_HFLAG_SECT255 |
 170                                  AHCI_HFLAG_32BIT_ONLY),
 171                 .flags          = AHCI_FLAG_COMMON,
 172                 .pio_mask       = ATA_PIO4,
 173                 .udma_mask      = ATA_UDMA6,
 174                 .port_ops       = &ahci_pmp_retry_srst_ops,
 175         },
 176         [board_ahci_sb700] = {  /* for SB700 and SB800 */
 177                 AHCI_HFLAGS     (AHCI_HFLAG_IGN_SERR_INTERNAL),
 178                 .flags          = AHCI_FLAG_COMMON,
 179                 .pio_mask       = ATA_PIO4,
 180                 .udma_mask      = ATA_UDMA6,
 181                 .port_ops       = &ahci_pmp_retry_srst_ops,
 182         },
 183         [board_ahci_vt8251] = {
 184                 AHCI_HFLAGS     (AHCI_HFLAG_NO_NCQ | AHCI_HFLAG_NO_PMP),
 185                 .flags          = AHCI_FLAG_COMMON,
 186                 .pio_mask       = ATA_PIO4,
 187                 .udma_mask      = ATA_UDMA6,
 188                 .port_ops       = &ahci_vt8251_ops,
 189         },
 190 };
 191
 192 static const struct pci_device_id ahci_pci_tbl[] = {
 193         /* Intel */
 194         { PCI_VDEVICE(INTEL, 0x2652), board_ahci }, /* ICH6 */
 195         { PCI_VDEVICE(INTEL, 0x2653), board_ahci }, /* ICH6M */
 196         { PCI_VDEVICE(INTEL, 0x27c1), board_ahci }, /* ICH7 */
 197         { PCI_VDEVICE(INTEL, 0x27c5), board_ahci }, /* ICH7M */
 198         { PCI_VDEVICE(INTEL, 0x27c3), board_ahci }, /* ICH7R */
 199         { PCI_VDEVICE(AL, 0x5288), board_ahci_ign_iferr }, /* ULi M5288 */
 200         { PCI_VDEVICE(INTEL, 0x2681), board_ahci }, /* ESB2 */
 201         { PCI_VDEVICE(INTEL, 0x2682), board_ahci }, /* ESB2 */
 202         { PCI_VDEVICE(INTEL, 0x2683), board_ahci }, /* ESB2 */
 203         { PCI_VDEVICE(INTEL, 0x27c6), board_ahci }, /* ICH7-M DH */
 204         { PCI_VDEVICE(INTEL, 0x2821), board_ahci }, /* ICH8 */
 205         { PCI_VDEVICE(INTEL, 0x2822), board_ahci_nosntf }, /* ICH8 */
 206         { PCI_VDEVICE(INTEL, 0x2824), board_ahci }, /* ICH8 */
 207         { PCI_VDEVICE(INTEL, 0x2829), board_ahci }, /* ICH8M */
 208         { PCI_VDEVICE(INTEL, 0x282a), board_ahci }, /* ICH8M */
 209         { PCI_VDEVICE(INTEL, 0x2922), board_ahci }, /* ICH9 */
 210         { PCI_VDEVICE(INTEL, 0x2923), board_ahci }, /* ICH9 */
 211         { PCI_VDEVICE(INTEL, 0x2924), board_ahci }, /* ICH9 */
 212         { PCI_VDEVICE(INTEL, 0x2925), board_ahci }, /* ICH9 */
 213         { PCI_VDEVICE(INTEL, 0x2927), board_ahci }, /* ICH9 */
 214         { PCI_VDEVICE(INTEL, 0x2929), board_ahci }, /* ICH9M */
 215         { PCI_VDEVICE(INTEL, 0x292a), board_ahci }, /* ICH9M */
 216         { PCI_VDEVICE(INTEL, 0x292b), board_ahci }, /* ICH9M */
 217         { PCI_VDEVICE(INTEL, 0x292c), board_ahci }, /* ICH9M */
 218         { PCI_VDEVICE(INTEL, 0x292f), board_ahci }, /* ICH9M */
 219         { PCI_VDEVICE(INTEL, 0x294d), board_ahci }, /* ICH9 */
 220         { PCI_VDEVICE(INTEL, 0x294e), board_ahci }, /* ICH9M */
 221         { PCI_VDEVICE(INTEL, 0x502a), board_ahci }, /* Tolapai */
 222         { PCI_VDEVICE(INTEL, 0x502b), board_ahci }, /* Tolapai */
 223         { PCI_VDEVICE(INTEL, 0x3a05), board_ahci }, /* ICH10 */
 224         { PCI_VDEVICE(INTEL, 0x3a22), board_ahci }, /* ICH10 */
 225         { PCI_VDEVICE(INTEL, 0x3a25), board_ahci }, /* ICH10 */
 226         { PCI_VDEVICE(INTEL, 0x3b22), board_ahci }, /* PCH AHCI */
 227         { PCI_VDEVICE(INTEL, 0x3b23), board_ahci }, /* PCH AHCI */
 228         { PCI_VDEVICE(INTEL, 0x3b24), board_ahci }, /* PCH RAID */
 229         { PCI_VDEVICE(INTEL, 0x3b25), board_ahci }, /* PCH RAID */
 230         { PCI_VDEVICE(INTEL, 0x3b29), board_ahci }, /* PCH AHCI */
 231         { PCI_VDEVICE(INTEL, 0x3b2b), board_ahci }, /* PCH RAID */
 232         { PCI_VDEVICE(INTEL, 0x3b2c), board_ahci }, /* PCH RAID */
 233         { PCI_VDEVICE(INTEL, 0x3b2f), board_ahci }, /* PCH AHCI */
 234         { PCI_VDEVICE(INTEL, 0x1c02), board_ahci }, /* CPT AHCI */
 235         { PCI_VDEVICE(INTEL, 0x1c03), board_ahci }, /* CPT AHCI */
 236         { PCI_VDEVICE(INTEL, 0x1c04), board_ahci }, /* CPT RAID */
 237         { PCI_VDEVICE(INTEL, 0x1c05), board_ahci }, /* CPT RAID */
 238         { PCI_VDEVICE(INTEL, 0x1c06), board_ahci }, /* CPT RAID */
 239         { PCI_VDEVICE(INTEL, 0x1c07), board_ahci }, /* CPT RAID */
 240         { PCI_VDEVICE(INTEL, 0x1d02), board_ahci }, /* PBG AHCI */
 241         { PCI_VDEVICE(INTEL, 0x1d04), board_ahci }, /* PBG RAID */
 242         { PCI_VDEVICE(INTEL, 0x1d06), board_ahci }, /* PBG RAID */
 243         { PCI_VDEVICE(INTEL, 0x2826), board_ahci }, /* PBG RAID */
 244         { PCI_VDEVICE(INTEL, 0x2323), board_ahci }, /* DH89xxCC AHCI */
 245         { PCI_VDEVICE(INTEL, 0x1e02), board_ahci }, /* Panther Point AHCI */
 246         { PCI_VDEVICE(INTEL, 0x1e03), board_ahci }, /* Panther Point AHCI */
 247         { PCI_VDEVICE(INTEL, 0x1e04), board_ahci }, /* Panther Point RAID */
 248         { PCI_VDEVICE(INTEL, 0x1e05), board_ahci }, /* Panther Point RAID */
 249         { PCI_VDEVICE(INTEL, 0x1e06), board_ahci }, /* Panther Point RAID */
 250         { PCI_VDEVICE(INTEL, 0x1e07), board_ahci }, /* Panther Point RAID */
 251         { PCI_VDEVICE(INTEL, 0x1e0e), board_ahci }, /* Panther Point RAID */
 252         { PCI_VDEVICE(INTEL, 0x8c02), board_ahci }, /* Lynx Point AHCI */
 253         { PCI_VDEVICE(INTEL, 0x8c03), board_ahci }, /* Lynx Point AHCI */
 254         { PCI_VDEVICE(INTEL, 0x8c04), board_ahci }, /* Lynx Point RAID */
 255         { PCI_VDEVICE(INTEL, 0x8c05), board_ahci }, /* Lynx Point RAID */
 256         { PCI_VDEVICE(INTEL, 0x8c06), board_ahci }, /* Lynx Point RAID */
 257         { PCI_VDEVICE(INTEL, 0x8c07), board_ahci }, /* Lynx Point RAID */
 258         { PCI_VDEVICE(INTEL, 0x8c0e), board_ahci }, /* Lynx Point RAID */
 259         { PCI_VDEVICE(INTEL, 0x8c0f), board_ahci }, /* Lynx Point RAID */
 260         { PCI_VDEVICE(INTEL, 0x9c02), board_ahci }, /* Lynx Point-LP AHCI */
 261         { PCI_VDEVICE(INTEL, 0x9c03), board_ahci }, /* Lynx Point-LP AHCI */
 262         { PCI_VDEVICE(INTEL, 0x9c04), board_ahci }, /* Lynx Point-LP RAID */
 263         { PCI_VDEVICE(INTEL, 0x9c05), board_ahci }, /* Lynx Point-LP RAID */
 264         { PCI_VDEVICE(INTEL, 0x9c06), board_ahci }, /* Lynx Point-LP RAID */
 265         { PCI_VDEVICE(INTEL, 0x9c07), board_ahci }, /* Lynx Point-LP RAID */
 266         { PCI_VDEVICE(INTEL, 0x9c0e), board_ahci }, /* Lynx Point-LP RAID */
 267         { PCI_VDEVICE(INTEL, 0x9c0f), board_ahci }, /* Lynx Point-LP RAID */
 268         { PCI_VDEVICE(INTEL, 0x1f22), board_ahci }, /* Avoton AHCI */
 269         { PCI_VDEVICE(INTEL, 0x1f23), board_ahci }, /* Avoton AHCI */
 270         { PCI_VDEVICE(INTEL, 0x1f24), board_ahci }, /* Avoton RAID */
 271         { PCI_VDEVICE(INTEL, 0x1f25), board_ahci }, /* Avoton RAID */
 272         { PCI_VDEVICE(INTEL, 0x1f26), board_ahci }, /* Avoton RAID */
 273         { PCI_VDEVICE(INTEL, 0x1f27), board_ahci }, /* Avoton RAID */
 274         { PCI_VDEVICE(INTEL, 0x1f2e), board_ahci }, /* Avoton RAID */
 275         { PCI_VDEVICE(INTEL, 0x1f2f), board_ahci }, /* Avoton RAID */
 276         { PCI_VDEVICE(INTEL, 0x1f32), board_ahci }, /* Avoton AHCI */
 277         { PCI_VDEVICE(INTEL, 0x1f33), board_ahci }, /* Avoton AHCI */
 278         { PCI_VDEVICE(INTEL, 0x1f34), board_ahci }, /* Avoton RAID */
 279         { PCI_VDEVICE(INTEL, 0x1f35), board_ahci }, /* Avoton RAID */
 280         { PCI_VDEVICE(INTEL, 0x1f36), board_ahci }, /* Avoton RAID */
 281         { PCI_VDEVICE(INTEL, 0x1f37), board_ahci }, /* Avoton RAID */
 282         { PCI_VDEVICE(INTEL, 0x1f3e), board_ahci }, /* Avoton RAID */
 283         { PCI_VDEVICE(INTEL, 0x1f3f), board_ahci }, /* Avoton RAID */
 284         { PCI_VDEVICE(INTEL, 0x2823), board_ahci }, /* Wellsburg RAID */
 285         { PCI_VDEVICE(INTEL, 0x2827), board_ahci }, /* Wellsburg RAID */
 286         { PCI_VDEVICE(INTEL, 0x8d02), board_ahci }, /* Wellsburg AHCI */
 287         { PCI_VDEVICE(INTEL, 0x8d04), board_ahci }, /* Wellsburg RAID */
 288         { PCI_VDEVICE(INTEL, 0x8d06), board_ahci }, /* Wellsburg RAID */
 289         { PCI_VDEVICE(INTEL, 0x8d0e), board_ahci }, /* Wellsburg RAID */
 290         { PCI_VDEVICE(INTEL, 0x8d62), board_ahci }, /* Wellsburg AHCI */
 291         { PCI_VDEVICE(INTEL, 0x8d64), board_ahci }, /* Wellsburg RAID */
 292         { PCI_VDEVICE(INTEL, 0x8d66), board_ahci }, /* Wellsburg RAID */
 293         { PCI_VDEVICE(INTEL, 0x8d6e), board_ahci }, /* Wellsburg RAID */
 294         { PCI_VDEVICE(INTEL, 0x23a3), board_ahci }, /* Coleto Creek AHCI */
 295         { PCI_VDEVICE(INTEL, 0x9c83), board_ahci }, /* Wildcat Point-LP AHCI */
 296         { PCI_VDEVICE(INTEL, 0x9c85), board_ahci }, /* Wildcat Point-LP RAID */
 297         { PCI_VDEVICE(INTEL, 0x9c87), board_ahci }, /* Wildcat Point-LP RAID */
 298         { PCI_VDEVICE(INTEL, 0x9c8f), board_ahci }, /* Wildcat Point-LP RAID */
 299
 300         /* JMicron 360/1/3/5/6, match class to avoid IDE function */
 301         { PCI_VENDOR_ID_JMICRON, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 302           PCI_CLASS_STORAGE_SATA_AHCI, 0xffffff, board_ahci_ign_iferr },
 303         /* JMicron 362B and 362C have an AHCI function with IDE class code */
 304         { PCI_VDEVICE(JMICRON, 0x2362), board_ahci_ign_iferr },
 305         { PCI_VDEVICE(JMICRON, 0x236f), board_ahci_ign_iferr },
 306
 307         /* ATI */
 308         { PCI_VDEVICE(ATI, 0x4380), board_ahci_sb600 }, /* ATI SB600 */
 309         { PCI_VDEVICE(ATI, 0x4390), board_ahci_sb700 }, /* ATI SB700/800 */
 310         { PCI_VDEVICE(ATI, 0x4391), board_ahci_sb700 }, /* ATI SB700/800 */
 311         { PCI_VDEVICE(ATI, 0x4392), board_ahci_sb700 }, /* ATI SB700/800 */
 312         { PCI_VDEVICE(ATI, 0x4393), board_ahci_sb700 }, /* ATI SB700/800 */
 313         { PCI_VDEVICE(ATI, 0x4394), board_ahci_sb700 }, /* ATI SB700/800 */
 314         { PCI_VDEVICE(ATI, 0x4395), board_ahci_sb700 }, /* ATI SB700/800 */
 315
 316         /* AMD */
 317         { PCI_VDEVICE(AMD, 0x7800), board_ahci }, /* AMD Hudson-2 */
 318         { PCI_VDEVICE(AMD, 0x7900), board_ahci }, /* AMD CZ */
 319         /* AMD is using RAID class only for ahci controllers */
 320         { PCI_VENDOR_ID_AMD, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 321           PCI_CLASS_STORAGE_RAID << 8, 0xffffff, board_ahci },
 322
 323         /* VIA */
 324         { PCI_VDEVICE(VIA, 0x3349), board_ahci_vt8251 }, /* VIA VT8251 */
 325         { PCI_VDEVICE(VIA, 0x6287), board_ahci_vt8251 }, /* VIA VT8251 */
 326
 327         /* NVIDIA */
 328         { PCI_VDEVICE(NVIDIA, 0x044c), board_ahci_mcp65 },      /* MCP65 */
 329         { PCI_VDEVICE(NVIDIA, 0x044d), board_ahci_mcp65 },      /* MCP65 */
 330         { PCI_VDEVICE(NVIDIA, 0x044e), board_ahci_mcp65 },      /* MCP65 */
 331         { PCI_VDEVICE(NVIDIA, 0x044f), board_ahci_mcp65 },      /* MCP65 */
 332         { PCI_VDEVICE(NVIDIA, 0x045c), board_ahci_mcp65 },      /* MCP65 */
 333         { PCI_VDEVICE(NVIDIA, 0x045d), board_ahci_mcp65 },      /* MCP65 */
 334         { PCI_VDEVICE(NVIDIA, 0x045e), board_ahci_mcp65 },      /* MCP65 */
 335         { PCI_VDEVICE(NVIDIA, 0x045f), board_ahci_mcp65 },      /* MCP65 */
 336         { PCI_VDEVICE(NVIDIA, 0x0550), board_ahci_mcp67 },      /* MCP67 */
 337         { PCI_VDEVICE(NVIDIA, 0x0551), board_ahci_mcp67 },      /* MCP67 */
 338         { PCI_VDEVICE(NVIDIA, 0x0552), board_ahci_mcp67 },      /* MCP67 */
 339         { PCI_VDEVICE(NVIDIA, 0x0553), board_ahci_mcp67 },      /* MCP67 */
 340         { PCI_VDEVICE(NVIDIA, 0x0554), board_ahci_mcp67 },      /* MCP67 */
 341         { PCI_VDEVICE(NVIDIA, 0x0555), board_ahci_mcp67 },      /* MCP67 */
 342         { PCI_VDEVICE(NVIDIA, 0x0556), board_ahci_mcp67 },      /* MCP67 */
 343         { PCI_VDEVICE(NVIDIA, 0x0557), board_ahci_mcp67 },      /* MCP67 */
 344         { PCI_VDEVICE(NVIDIA, 0x0558), board_ahci_mcp67 },      /* MCP67 */
 345         { PCI_VDEVICE(NVIDIA, 0x0559), board_ahci_mcp67 },      /* MCP67 */
 346         { PCI_VDEVICE(NVIDIA, 0x055a), board_ahci_mcp67 },      /* MCP67 */
 347         { PCI_VDEVICE(NVIDIA, 0x055b), board_ahci_mcp67 },      /* MCP67 */
 348         { PCI_VDEVICE(NVIDIA, 0x0580), board_ahci_mcp_linux },  /* Linux ID */
 349         { PCI_VDEVICE(NVIDIA, 0x0581), board_ahci_mcp_linux },  /* Linux ID */
 350         { PCI_VDEVICE(NVIDIA, 0x0582), board_ahci_mcp_linux },  /* Linux ID */
 351         { PCI_VDEVICE(NVIDIA, 0x0583), board_ahci_mcp_linux },  /* Linux ID */
 352         { PCI_VDEVICE(NVIDIA, 0x0584), board_ahci_mcp_linux },  /* Linux ID */
 353         { PCI_VDEVICE(NVIDIA, 0x0585), board_ahci_mcp_linux },  /* Linux ID */
 354         { PCI_VDEVICE(NVIDIA, 0x0586), board_ahci_mcp_linux },  /* Linux ID */
 355         { PCI_VDEVICE(NVIDIA, 0x0587), board_ahci_mcp_linux },  /* Linux ID */
 356         { PCI_VDEVICE(NVIDIA, 0x0588), board_ahci_mcp_linux },  /* Linux ID */
 357         { PCI_VDEVICE(NVIDIA, 0x0589), board_ahci_mcp_linux },  /* Linux ID */
 358         { PCI_VDEVICE(NVIDIA, 0x058a), board_ahci_mcp_linux },  /* Linux ID */
 359         { PCI_VDEVICE(NVIDIA, 0x058b), board_ahci_mcp_linux },  /* Linux ID */
 360         { PCI_VDEVICE(NVIDIA, 0x058c), board_ahci_mcp_linux },  /* Linux ID */
 361         { PCI_VDEVICE(NVIDIA, 0x058d), board_ahci_mcp_linux },  /* Linux ID */
 362         { PCI_VDEVICE(NVIDIA, 0x058e), board_ahci_mcp_linux },  /* Linux ID */
 363         { PCI_VDEVICE(NVIDIA, 0x058f), board_ahci_mcp_linux },  /* Linux ID */
 364         { PCI_VDEVICE(NVIDIA, 0x07f0), board_ahci_mcp73 },      /* MCP73 */
 365         { PCI_VDEVICE(NVIDIA, 0x07f1), board_ahci_mcp73 },      /* MCP73 */
 366         { PCI_VDEVICE(NVIDIA, 0x07f2), board_ahci_mcp73 },      /* MCP73 */
 367         { PCI_VDEVICE(NVIDIA, 0x07f3), board_ahci_mcp73 },      /* MCP73 */
 368         { PCI_VDEVICE(NVIDIA, 0x07f4), board_ahci_mcp73 },      /* MCP73 */
 369         { PCI_VDEVICE(NVIDIA, 0x07f5), board_ahci_mcp73 },      /* MCP73 */
 370         { PCI_VDEVICE(NVIDIA, 0x07f6), board_ahci_mcp73 },      /* MCP73 */
 371         { PCI_VDEVICE(NVIDIA, 0x07f7), board_ahci_mcp73 },      /* MCP73 */
 372         { PCI_VDEVICE(NVIDIA, 0x07f8), board_ahci_mcp73 },      /* MCP73 */
 373         { PCI_VDEVICE(NVIDIA, 0x07f9), board_ahci_mcp73 },      /* MCP73 */
 374         { PCI_VDEVICE(NVIDIA, 0x07fa), board_ahci_mcp73 },      /* MCP73 */
 375         { PCI_VDEVICE(NVIDIA, 0x07fb), board_ahci_mcp73 },      /* MCP73 */
 376         { PCI_VDEVICE(NVIDIA, 0x0ad0), board_ahci_mcp77 },      /* MCP77 */
 377         { PCI_VDEVICE(NVIDIA, 0x0ad1), board_ahci_mcp77 },      /* MCP77 */
 378         { PCI_VDEVICE(NVIDIA, 0x0ad2), board_ahci_mcp77 },      /* MCP77 */
 379         { PCI_VDEVICE(NVIDIA, 0x0ad3), board_ahci_mcp77 },      /* MCP77 */
 380         { PCI_VDEVICE(NVIDIA, 0x0ad4), board_ahci_mcp77 },      /* MCP77 */
 381         { PCI_VDEVICE(NVIDIA, 0x0ad5), board_ahci_mcp77 },      /* MCP77 */
 382         { PCI_VDEVICE(NVIDIA, 0x0ad6), board_ahci_mcp77 },      /* MCP77 */
 383         { PCI_VDEVICE(NVIDIA, 0x0ad7), board_ahci_mcp77 },      /* MCP77 */
 384         { PCI_VDEVICE(NVIDIA, 0x0ad8), board_ahci_mcp77 },      /* MCP77 */
 385         { PCI_VDEVICE(NVIDIA, 0x0ad9), board_ahci_mcp77 },      /* MCP77 */
 386         { PCI_VDEVICE(NVIDIA, 0x0ada), board_ahci_mcp77 },      /* MCP77 */
 387         { PCI_VDEVICE(NVIDIA, 0x0adb), board_ahci_mcp77 },      /* MCP77 */
 388         { PCI_VDEVICE(NVIDIA, 0x0ab4), board_ahci_mcp79 },      /* MCP79 */
 389         { PCI_VDEVICE(NVIDIA, 0x0ab5), board_ahci_mcp79 },      /* MCP79 */
 390         { PCI_VDEVICE(NVIDIA, 0x0ab6), board_ahci_mcp79 },      /* MCP79 */
 391         { PCI_VDEVICE(NVIDIA, 0x0ab7), board_ahci_mcp79 },      /* MCP79 */
 392         { PCI_VDEVICE(NVIDIA, 0x0ab8), board_ahci_mcp79 },      /* MCP79 */
 393         { PCI_VDEVICE(NVIDIA, 0x0ab9), board_ahci_mcp79 },      /* MCP79 */
 394         { PCI_VDEVICE(NVIDIA, 0x0aba), board_ahci_mcp79 },      /* MCP79 */
 395         { PCI_VDEVICE(NVIDIA, 0x0abb), board_ahci_mcp79 },      /* MCP79 */
 396         { PCI_VDEVICE(NVIDIA, 0x0abc), board_ahci_mcp79 },      /* MCP79 */
 397         { PCI_VDEVICE(NVIDIA, 0x0abd), board_ahci_mcp79 },      /* MCP79 */
 398         { PCI_VDEVICE(NVIDIA, 0x0abe), board_ahci_mcp79 },      /* MCP79 */
 399         { PCI_VDEVICE(NVIDIA, 0x0abf), board_ahci_mcp79 },      /* MCP79 */
 400         { PCI_VDEVICE(NVIDIA, 0x0d84), board_ahci_mcp89 },      /* MCP89 */
 401         { PCI_VDEVICE(NVIDIA, 0x0d85), board_ahci_mcp89 },      /* MCP89 */
 402         { PCI_VDEVICE(NVIDIA, 0x0d86), board_ahci_mcp89 },      /* MCP89 */
 403         { PCI_VDEVICE(NVIDIA, 0x0d87), board_ahci_mcp89 },      /* MCP89 */
 404         { PCI_VDEVICE(NVIDIA, 0x0d88), board_ahci_mcp89 },      /* MCP89 */
 405         { PCI_VDEVICE(NVIDIA, 0x0d89), board_ahci_mcp89 },      /* MCP89 */
 406         { PCI_VDEVICE(NVIDIA, 0x0d8a), board_ahci_mcp89 },      /* MCP89 */
 407         { PCI_VDEVICE(NVIDIA, 0x0d8b), board_ahci_mcp89 },      /* MCP89 */
 408         { PCI_VDEVICE(NVIDIA, 0x0d8c), board_ahci_mcp89 },      /* MCP89 */
 409         { PCI_VDEVICE(NVIDIA, 0x0d8d), board_ahci_mcp89 },      /* MCP89 */
 410         { PCI_VDEVICE(NVIDIA, 0x0d8e), board_ahci_mcp89 },      /* MCP89 */
 411         { PCI_VDEVICE(NVIDIA, 0x0d8f), board_ahci_mcp89 },      /* MCP89 */
 412
 413         /* SiS */
 414         { PCI_VDEVICE(SI, 0x1184), board_ahci },                /* SiS 966 */
 415         { PCI_VDEVICE(SI, 0x1185), board_ahci },                /* SiS 968 */
 416         { PCI_VDEVICE(SI, 0x0186), board_ahci },                /* SiS 968 */
 417
 418         /* ST Microelectronics */
 419         { PCI_VDEVICE(STMICRO, 0xCC06), board_ahci },           /* ST ConneXt */
 420
 421         /* Marvell */
 422         { PCI_VDEVICE(MARVELL, 0x6145), board_ahci_mv },        /* 6145 */
 423         { PCI_VDEVICE(MARVELL, 0x6121), board_ahci_mv },        /* 6121 */
 424         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9123),
 425           .class = PCI_CLASS_STORAGE_SATA_AHCI,
 426           .class_mask = 0xffffff,
 427           .driver_data = board_ahci_yes_fbs },                  /* 88se9128 */
 428         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9125),
 429           .driver_data = board_ahci_yes_fbs },                  /* 88se9125 */
 430         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x917a),
 431           .driver_data = board_ahci_yes_fbs },                  /* 88se9172 */
 432         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9172),
 433           .driver_data = board_ahci_yes_fbs },                  /* 88se9172 */
 434         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9192),
 435           .driver_data = board_ahci_yes_fbs },                  /* 88se9172 on some Gigabyte */
 436         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x91a3),
 437           .driver_data = board_ahci_yes_fbs },
 438
 439         /* Promise */
 440         { PCI_VDEVICE(PROMISE, 0x3f20), board_ahci },   /* PDC42819 */
 441
 442         /* Asmedia */
 443         { PCI_VDEVICE(ASMEDIA, 0x0601), board_ahci },   /* ASM1060 */
 444         { PCI_VDEVICE(ASMEDIA, 0x0602), board_ahci },   /* ASM1060 */
 445         { PCI_VDEVICE(ASMEDIA, 0x0611), board_ahci },   /* ASM1061 */
 446         { PCI_VDEVICE(ASMEDIA, 0x0612), board_ahci },   /* ASM1062 */
 447
 448         /* Enmotus */
 449         { PCI_DEVICE(0x1c44, 0x8000), board_ahci },
 450
 451         /* Generic, PCI class code for AHCI */
 452         { PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 453           PCI_CLASS_STORAGE_SATA_AHCI, 0xffffff, board_ahci },
 454
 455         { }     /* terminate list */
 456 };
 457
 458
 459 static struct pci_driver ahci_pci_driver = {
 460         .name                   = DRV_NAME,
 461         .id_table               = ahci_pci_tbl,
 462         .probe                  = ahci_init_one,
 463         .remove                 = ata_pci_remove_one,
 464 #ifdef CONFIG_PM
 465         .suspend                = ahci_pci_device_suspend,
 466         .resume                 = ahci_pci_device_resume,
 467 #endif
 468 };
 469
 470 #if defined(CONFIG_PATA_MARVELL) || defined(CONFIG_PATA_MARVELL_MODULE)
 471 static int marvell_enable;
 472 #else
 473 static int marvell_enable = 1;
 474 #endif
 475 module_param(marvell_enable, int, 0644);
 476 MODULE_PARM_DESC(marvell_enable, "Marvell SATA via AHCI (1 = enabled)");
 477
 478
 479 static void ahci_pci_save_initial_config(struct pci_dev *pdev,
 480                                          struct ahci_host_priv *hpriv)
 481 {
 482         unsigned int force_port_map = 0;
 483         unsigned int mask_port_map = 0;
 484
 485         if (pdev->vendor == PCI_VENDOR_ID_JMICRON && pdev->device == 0x2361) {
 486                 dev_info(&pdev->dev, "JMB361 has only one port\n");
 487                 force_port_map = 1;
 488         }
 489
 490         /*
 491          * Temporary Marvell 6145 hack: PATA port presence
 492          * is asserted through the standard AHCI port
 493          * presence register, as bit 4 (counting from 0)
 494          */
 495         if (hpriv->flags & AHCI_HFLAG_MV_PATA) {
 496                 if (pdev->device == 0x6121)
 497                         mask_port_map = 0x3;
 498                 else
 499                         mask_port_map = 0xf;
 500                 dev_info(&pdev->dev,
 501                           "Disabling your PATA port. Use the boot option 'ahci.marvell_enable=0' to avoid this.\n");
 502         }
 503
 504         ahci_save_initial_config(&pdev->dev, hpriv, force_port_map,
 505                                  mask_port_map);
 506 }
 507
 508 static int ahci_pci_reset_controller(struct ata_host *host)
 509 {
 510         struct pci_dev *pdev = to_pci_dev(host->dev);
 511
 512         ahci_reset_controller(host);
 513
 514         if (pdev->vendor == PCI_VENDOR_ID_INTEL) {
 515                 struct ahci_host_priv *hpriv = host->private_data;
 516                 u16 tmp16;
 517
 518                 /* configure PCS */
 519                 pci_read_config_word(pdev, 0x92, &tmp16);
 520                 if ((tmp16 & hpriv->port_map) != hpriv->port_map) {
 521                         tmp16 |= hpriv->port_map;
 522                         pci_write_config_word(pdev, 0x92, tmp16);
 523                 }
 524         }
 525
 526         return 0;
 527 }
 528
 529 static void ahci_pci_init_controller(struct ata_host *host)
 530 {
 531         struct ahci_host_priv *hpriv = host->private_data;
 532         struct pci_dev *pdev = to_pci_dev(host->dev);
 533         void __iomem *port_mmio;
 534         u32 tmp;
 535         int mv;
 536
 537         if (hpriv->flags & AHCI_HFLAG_MV_PATA) {
 538                 if (pdev->device == 0x6121)
 539                         mv = 2;
 540                 else
 541                         mv = 4;
 542                 port_mmio = __ahci_port_base(host, mv);
 543
 544                 writel(0, port_mmio + PORT_IRQ_MASK);
 545
 546                 /* clear port IRQ */
 547                 tmp = readl(port_mmio + PORT_IRQ_STAT);
 548                 VPRINTK("PORT_IRQ_STAT 0x%x\n", tmp);
 549                 if (tmp)
 550                         writel(tmp, port_mmio + PORT_IRQ_STAT);
 551         }
 552
 553         ahci_init_controller(host);
 554 }
 555
 556 static int ahci_vt8251_hardreset(struct ata_link *link, unsigned int *class,
 557                                  unsigned long deadline)
 558 {
 559         struct ata_port *ap = link->ap;
 560         bool online;
 561         int rc;
 562
 563         DPRINTK("ENTER\n");
 564
 565         ahci_stop_engine(ap);
 566
 567         rc = sata_link_hardreset(link, sata_ehc_deb_timing(&link->eh_context),
 568                                  deadline, &online, NULL);
 569
 570         ahci_start_engine(ap);
 571
 572         DPRINTK("EXIT, rc=%d, class=%u\n", rc, *class);
 573
 574         /* vt8251 doesn't clear BSY on signature FIS reception,
 575          * request follow-up softreset.
 576          */
 577         return online ? -EAGAIN : rc;
 578 }
 579
 580 static int ahci_p5wdh_hardreset(struct ata_link *link, unsigned int *class,
 581                                 unsigned long deadline)
 582 {
 583         struct ata_port *ap = link->ap;
 584         struct ahci_port_priv *pp = ap->private_data;
 585         u8 *d2h_fis = pp->rx_fis + RX_FIS_D2H_REG;
 586         struct ata_taskfile tf;
 587         bool online;
 588         int rc;
 589
 590         ahci_stop_engine(ap);
 591
 592         /* clear D2H reception area to properly wait for D2H FIS */
 593         ata_tf_init(link->device, &tf);
 594         tf.command = ATA_BUSY;
 595         ata_tf_to_fis(&tf, 0, 0, d2h_fis);
 596
 597         rc = sata_link_hardreset(link, sata_ehc_deb_timing(&link->eh_context),
 598                                  deadline, &online, NULL);
 599
 600         ahci_start_engine(ap);
 601
 602         /* The pseudo configuration device on SIMG4726 attached to
 603          * ASUS P5W-DH Deluxe doesn't send signature FIS after
 604          * hardreset if no device is attached to the first downstream
 605          * port && the pseudo device locks up on SRST w/ PMP==0.  To
 606          * work around this, wait for !BSY only briefly.  If BSY isn't
 607          * cleared, perform CLO and proceed to IDENTIFY (achieved by
 608          * ATA_LFLAG_NO_SRST and ATA_LFLAG_ASSUME_ATA).
 609          *
 610          * Wait for two seconds.  Devices attached to downstream port
 611          * which can't process the following IDENTIFY after this will
 612          * have to be reset again.  For most cases, this should
 613          * suffice while making probing snappish enough.
 614          */
 615         if (online) {
 616                 rc = ata_wait_after_reset(link, jiffies + 2 * HZ,
 617                                           ahci_check_ready);
 618                 if (rc)
 619                         ahci_kick_engine(ap);
 620         }
 621         return rc;
 622 }
 623
 624 #ifdef CONFIG_PM
 625 static int ahci_pci_device_suspend(struct pci_dev *pdev, pm_message_t mesg)
 626 {
 627         struct ata_host *host = pci_get_drvdata(pdev);
 628         struct ahci_host_priv *hpriv = host->private_data;
 629         void __iomem *mmio = hpriv->mmio;
 630         u32 ctl;
 631
 632         if (mesg.event & PM_EVENT_SUSPEND &&
 633             hpriv->flags & AHCI_HFLAG_NO_SUSPEND) {
 634                 dev_err(&pdev->dev,
 635                         "BIOS update required for suspend/resume\n");
 636                 return -EIO;
 637         }
 638
 639         if (mesg.event & PM_EVENT_SLEEP) {
 640                 /* AHCI spec rev1.1 section 8.3.3:
 641                  * Software must disable interrupts prior to requesting a
 642                  * transition of the HBA to D3 state.
 643                  */
 644                 ctl = readl(mmio + HOST_CTL);
 645                 ctl &= ~HOST_IRQ_EN;
 646                 writel(ctl, mmio + HOST_CTL);
 647                 readl(mmio + HOST_CTL); /* flush */
 648         }
 649
 650         return ata_pci_device_suspend(pdev, mesg);
 651 }
 652
 653 static int ahci_pci_device_resume(struct pci_dev *pdev)
 654 {
 655         struct ata_host *host = pci_get_drvdata(pdev);
 656         int rc;
 657
 658         rc = ata_pci_device_do_resume(pdev);
 659         if (rc)
 660                 return rc;
 661
 662         if (pdev->dev.power.power_state.event == PM_EVENT_SUSPEND) {
 663                 rc = ahci_pci_reset_controller(host);
 664                 if (rc)
 665                         return rc;
 666
 667                 ahci_pci_init_controller(host);
 668         }
 669
 670         ata_host_resume(host);
 671
 672         return 0;
 673 }
 674 #endif
 675
 676 static int ahci_configure_dma_masks(struct pci_dev *pdev, int using_dac)
 677 {
 678         int rc;
 679
 680         /*
 681          * If the device fixup already set the dma_mask to some non-standard
 682          * value, don't extend it here. This happens on STA2X11, for example.
 683          */
 684         if (pdev->dma_mask && pdev->dma_mask < DMA_BIT_MASK(32))
 685                 return 0;
 686
 687         if (using_dac &&
 688             !pci_set_dma_mask(pdev, DMA_BIT_MASK(64))) {
 689                 rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(64));
 690                 if (rc) {
 691                         rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 692                         if (rc) {
 693                                 dev_err(&pdev->dev,
 694                                         "64-bit DMA enable failed\n");
 695                                 return rc;
 696                         }
 697                 }
 698         } else {
 699                 rc = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
 700                 if (rc) {
 701                         dev_err(&pdev->dev, "32-bit DMA enable failed\n");
 702                         return rc;
 703                 }
 704                 rc = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 705                 if (rc) {
 706                         dev_err(&pdev->dev,
 707                                 "32-bit consistent DMA enable failed\n");
 708                         return rc;
 709                 }
 710         }
 711         return 0;
 712 }
 713
 714 static void ahci_pci_print_info(struct ata_host *host)
 715 {
 716         struct pci_dev *pdev = to_pci_dev(host->dev);
 717         u16 cc;
 718         const char *scc_s;
 719
 720         pci_read_config_word(pdev, 0x0a, &cc);
 721         if (cc == PCI_CLASS_STORAGE_IDE)
 722                 scc_s = "IDE";
 723         else if (cc == PCI_CLASS_STORAGE_SATA)
 724                 scc_s = "SATA";
 725         else if (cc == PCI_CLASS_STORAGE_RAID)
 726                 scc_s = "RAID";
 727         else
 728                 scc_s = "unknown";
 729
 730         ahci_print_info(host, scc_s);
 731 }
 732
 733 /* On ASUS P5W DH Deluxe, the second port of PCI device 00:1f.2 is
 734  * hardwired to on-board SIMG 4726.  The chipset is ICH8 and doesn't
 735  * support PMP and the 4726 either directly exports the device
 736  * attached to the first downstream port or acts as a hardware storage
 737  * controller and emulate a single ATA device (can be RAID 0/1 or some
 738  * other configuration).
 739  *
 740  * When there's no device attached to the first downstream port of the
 741  * 4726, "Config Disk" appears, which is a pseudo ATA device to
 742  * configure the 4726.  However, ATA emulation of the device is very
 743  * lame.  It doesn't send signature D2H Reg FIS after the initial
 744  * hardreset, pukes on SRST w/ PMP==0 and has bunch of other issues.
 745  *
 746  * The following function works around the problem by always using
 747  * hardreset on the port and not depending on receiving signature FIS
 748  * afterward.  If signature FIS isn't received soon, ATA class is
 749  * assumed without follow-up softreset.
 750  */
 751 static void ahci_p5wdh_workaround(struct ata_host *host)
 752 {
 753         static struct dmi_system_id sysids[] = {
 754                 {
 755                         .ident = "P5W DH Deluxe",
 756                         .matches = {
 757                                 DMI_MATCH(DMI_SYS_VENDOR,
 758                                           "ASUSTEK COMPUTER INC"),
 759                                 DMI_MATCH(DMI_PRODUCT_NAME, "P5W DH Deluxe"),
 760                         },
 761                 },
 762                 { }
 763         };
 764         struct pci_dev *pdev = to_pci_dev(host->dev);
 765
 766         if (pdev->bus->number == 0 && pdev->devfn == PCI_DEVFN(0x1f, 2) &&
 767             dmi_check_system(sysids)) {
 768                 struct ata_port *ap = host->ports[1];
 769
 770                 dev_info(&pdev->dev,
 771                          "enabling ASUS P5W DH Deluxe on-board SIMG4726 workaround\n");
 772
 773                 ap->ops = &ahci_p5wdh_ops;
 774                 ap->link.flags |= ATA_LFLAG_NO_SRST | ATA_LFLAG_ASSUME_ATA;
 775         }
 776 }
 777
 778 /* only some SB600 ahci controllers can do 64bit DMA */
 779 static bool ahci_sb600_enable_64bit(struct pci_dev *pdev)
 780 {
 781         static const struct dmi_system_id sysids[] = {
 782                 /*
 783                  * The oldest version known to be broken is 0901 and
 784                  * working is 1501 which was released on 2007-10-26.
 785                  * Enable 64bit DMA on 1501 and anything newer.
 786                  *
 787                  * Please read bko#9412 for more info.
 788                  */
 789                 {
 790                         .ident = "ASUS M2A-VM",
 791                         .matches = {
 792                                 DMI_MATCH(DMI_BOARD_VENDOR,
 793                                           "ASUSTeK Computer INC."),
 794                                 DMI_MATCH(DMI_BOARD_NAME, "M2A-VM"),
 795                         },
 796                         .driver_data = "20071026",      /* yyyymmdd */
 797                 },
 798                 /*
 799                  * All BIOS versions for the MSI K9A2 Platinum (MS-7376)
 800                  * support 64bit DMA.
 801                  *
 802                  * BIOS versions earlier than 1.5 had the Manufacturer DMI
 803                  * fields as "MICRO-STAR INTERANTIONAL CO.,LTD".
 804                  * This spelling mistake was fixed in BIOS version 1.5, so
 805                  * 1.5 and later have the Manufacturer as
 806                  * "MICRO-STAR INTERNATIONAL CO.,LTD".
 807                  * So try to match on DMI_BOARD_VENDOR of "MICRO-STAR INTER".
 808                  *
 809                  * BIOS versions earlier than 1.9 had a Board Product Name
 810                  * DMI field of "MS-7376". This was changed to be
 811                  * "K9A2 Platinum (MS-7376)" in version 1.9, but we can still
 812                  * match on DMI_BOARD_NAME of "MS-7376".
 813                  */
 814                 {
 815                         .ident = "MSI K9A2 Platinum",
 816                         .matches = {
 817                                 DMI_MATCH(DMI_BOARD_VENDOR,
 818                                           "MICRO-STAR INTER"),
 819                                 DMI_MATCH(DMI_BOARD_NAME, "MS-7376"),
 820                         },
 821                 },
 822                 /*
 823                  * All BIOS versions for the MSI K9AGM2 (MS-7327) support
 824                  * 64bit DMA.
 825                  *
 826                  * This board also had the typo mentioned above in the
 827                  * Manufacturer DMI field (fixed in BIOS version 1.5), so
 828                  * match on DMI_BOARD_VENDOR of "MICRO-STAR INTER" again.
 829                  */
 830                 {
 831                         .ident = "MSI K9AGM2",
 832                         .matches = {
 833                                 DMI_MATCH(DMI_BOARD_VENDOR,
 834                                           "MICRO-STAR INTER"),
 835                                 DMI_MATCH(DMI_BOARD_NAME, "MS-7327"),
 836                         },
 837                 },
 838                 /*
 839                  * All BIOS versions for the Asus M3A support 64bit DMA.
 840                  * (all release versions from 0301 to 1206 were tested)
 841                  */
 842                 {
 843                         .ident = "ASUS M3A",
 844                         .matches = {
 845                                 DMI_MATCH(DMI_BOARD_VENDOR,
 846                                           "ASUSTeK Computer INC."),
 847                                 DMI_MATCH(DMI_BOARD_NAME, "M3A"),
 848                         },
 849                 },
 850                 { }
 851         };
 852         const struct dmi_system_id *match;
 853         int year, month, date;
 854         char buf[9];
 855
 856         match = dmi_first_match(sysids);
 857         if (pdev->bus->number != 0 || pdev->devfn != PCI_DEVFN(0x12, 0) ||
 858             !match)
 859                 return false;
 860
 861         if (!match->driver_data)
 862                 goto enable_64bit;
 863
 864         dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
 865         snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
 866
 867         if (strcmp(buf, match->driver_data) >= 0)
 868                 goto enable_64bit;
 869         else {
 870                 dev_warn(&pdev->dev,
 871                          "%s: BIOS too old, forcing 32bit DMA, update BIOS\n",
 872                          match->ident);
 873                 return false;
 874         }
 875
 876 enable_64bit:
 877         dev_warn(&pdev->dev, "%s: enabling 64bit DMA\n", match->ident);
 878         return true;
 879 }
 880
 881 static bool ahci_broken_system_poweroff(struct pci_dev *pdev)
 882 {
 883         static const struct dmi_system_id broken_systems[] = {
 884                 {
 885                         .ident = "HP Compaq nx6310",
 886                         .matches = {
 887                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 888                                 DMI_MATCH(DMI_PRODUCT_NAME, "HP Compaq nx6310"),
 889                         },
 890                         /* PCI slot number of the controller */
 891                         .driver_data = (void *)0x1FUL,
 892                 },
 893                 {
 894                         .ident = "HP Compaq 6720s",
 895                         .matches = {
 896                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 897                                 DMI_MATCH(DMI_PRODUCT_NAME, "HP Compaq 6720s"),
 898                         },
 899                         /* PCI slot number of the controller */
 900                         .driver_data = (void *)0x1FUL,
 901                 },
 902
 903                 { }     /* terminate list */
 904         };
 905         const struct dmi_system_id *dmi = dmi_first_match(broken_systems);
 906
 907         if (dmi) {
 908                 unsigned long slot = (unsigned long)dmi->driver_data;
 909                 /* apply the quirk only to on-board controllers */
 910                 return slot == PCI_SLOT(pdev->devfn);
 911         }
 912
 913         return false;
 914 }
 915
 916 static bool ahci_broken_suspend(struct pci_dev *pdev)
 917 {
 918         static const struct dmi_system_id sysids[] = {
 919                 /*
 920                  * On HP dv[4-6] and HDX18 with earlier BIOSen, link
 921                  * to the harddisk doesn't become online after
 922                  * resuming from STR.  Warn and fail suspend.
 923                  *
 924                  * http://bugzilla.kernel.org/show_bug.cgi?id=12276
 925                  *
 926                  * Use dates instead of versions to match as HP is
 927                  * apparently recycling both product and version
 928                  * strings.
 929                  *
 930                  * http://bugzilla.kernel.org/show_bug.cgi?id=15462
 931                  */
 932                 {
 933                         .ident = "dv4",
 934                         .matches = {
 935                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 936                                 DMI_MATCH(DMI_PRODUCT_NAME,
 937                                           "HP Pavilion dv4 Notebook PC"),
 938                         },
 939                         .driver_data = "20090105",      /* F.30 */
 940                 },
 941                 {
 942                         .ident = "dv5",
 943                         .matches = {
 944                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 945                                 DMI_MATCH(DMI_PRODUCT_NAME,
 946                                           "HP Pavilion dv5 Notebook PC"),
 947                         },
 948                         .driver_data = "20090506",      /* F.16 */
 949                 },
 950                 {
 951                         .ident = "dv6",
 952                         .matches = {
 953                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 954                                 DMI_MATCH(DMI_PRODUCT_NAME,
 955                                           "HP Pavilion dv6 Notebook PC"),
 956                         },
 957                         .driver_data = "20090423",      /* F.21 */
 958                 },
 959                 {
 960                         .ident = "HDX18",
 961                         .matches = {
 962                                 DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
 963                                 DMI_MATCH(DMI_PRODUCT_NAME,
 964                                           "HP HDX18 Notebook PC"),
 965                         },
 966                         .driver_data = "20090430",      /* F.23 */
 967                 },
 968                 /*
 969                  * Acer eMachines G725 has the same problem.  BIOS
 970                  * V1.03 is known to be broken.  V3.04 is known to
 971                  * work.  Between, there are V1.06, V2.06 and V3.03
 972                  * that we don't have much idea about.  For now,
 973                  * blacklist anything older than V3.04.
 974                  *
 975                  * http://bugzilla.kernel.org/show_bug.cgi?id=15104
 976                  */
 977                 {
 978                         .ident = "G725",
 979                         .matches = {
 980                                 DMI_MATCH(DMI_SYS_VENDOR, "eMachines"),
 981                                 DMI_MATCH(DMI_PRODUCT_NAME, "eMachines G725"),
 982                         },
 983                         .driver_data = "20091216",      /* V3.04 */
 984                 },
 985                 { }     /* terminate list */
 986         };
 987         const struct dmi_system_id *dmi = dmi_first_match(sysids);
 988         int year, month, date;
 989         char buf[9];
 990
 991         if (!dmi || pdev->bus->number || pdev->devfn != PCI_DEVFN(0x1f, 2))
 992                 return false;
 993
 994         dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
 995         snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
 996
 997         return strcmp(buf, dmi->driver_data) < 0;
 998 }
 999
1000 static bool ahci_broken_online(struct pci_dev *pdev)
1001 {
1002 #define ENCODE_BUSDEVFN(bus, slot, func)                        \
1003         (void *)(unsigned long)(((bus) << 8) | PCI_DEVFN((slot), (func)))
1004         static const struct dmi_system_id sysids[] = {
1005                 /*
1006                  * There are several gigabyte boards which use
1007                  * SIMG5723s configured as hardware RAID.  Certain
1008                  * 5723 firmware revisions shipped there keep the link
1009                  * online but fail to answer properly to SRST or
1010                  * IDENTIFY when no device is attached downstream
1011                  * causing libata to retry quite a few times leading
1012                  * to excessive detection delay.
1013                  *
1014                  * As these firmwares respond to the second reset try
1015                  * with invalid device signature, considering unknown
1016                  * sig as offline works around the problem acceptably.
1017                  */
1018                 {
1019                         .ident = "EP45-DQ6",
1020                         .matches = {
1021                                 DMI_MATCH(DMI_BOARD_VENDOR,
1022                                           "Gigabyte Technology Co., Ltd."),
1023                                 DMI_MATCH(DMI_BOARD_NAME, "EP45-DQ6"),
1024                         },
1025                         .driver_data = ENCODE_BUSDEVFN(0x0a, 0x00, 0),
1026                 },
1027                 {
1028                         .ident = "EP45-DS5",
1029                         .matches = {
1030                                 DMI_MATCH(DMI_BOARD_VENDOR,
1031                                           "Gigabyte Technology Co., Ltd."),
1032                                 DMI_MATCH(DMI_BOARD_NAME, "EP45-DS5"),
1033                         },
1034                         .driver_data = ENCODE_BUSDEVFN(0x03, 0x00, 0),
1035                 },
1036                 { }     /* terminate list */
1037         };
1038 #undef ENCODE_BUSDEVFN
1039         const struct dmi_system_id *dmi = dmi_first_match(sysids);
1040         unsigned int val;
1041
1042         if (!dmi)
1043                 return false;
1044
1045         val = (unsigned long)dmi->driver_data;
1046
1047         return pdev->bus->number == (val >> 8) && pdev->devfn == (val & 0xff);
1048 }
1049
1050 #ifdef CONFIG_ATA_ACPI
1051 static void ahci_gtf_filter_workaround(struct ata_host *host)
1052 {
1053         static const struct dmi_system_id sysids[] = {
1054                 /*
1055                  * Aspire 3810T issues a bunch of SATA enable commands
1056                  * via _GTF including an invalid one and one which is
1057                  * rejected by the device.  Among the successful ones
1058                  * is FPDMA non-zero offset enable which when enabled
1059                  * only on the drive side leads to NCQ command
1060                  * failures.  Filter it out.
1061                  */
1062                 {
1063                         .ident = "Aspire 3810T",
1064                         .matches = {
1065                                 DMI_MATCH(DMI_SYS_VENDOR, "Acer"),
1066                                 DMI_MATCH(DMI_PRODUCT_NAME, "Aspire 3810T"),
1067                         },
1068                         .driver_data = (void *)ATA_ACPI_FILTER_FPDMA_OFFSET,
1069                 },
1070                 { }
1071         };
1072         const struct dmi_system_id *dmi = dmi_first_match(sysids);
1073         unsigned int filter;
1074         int i;
1075
1076         if (!dmi)
1077                 return;
1078
1079         filter = (unsigned long)dmi->driver_data;
1080         dev_info(host->dev, "applying extra ACPI _GTF filter 0x%x for %s\n",
1081                  filter, dmi->ident);
1082
1083         for (i = 0; i < host->n_ports; i++) {
1084                 struct ata_port *ap = host->ports[i];
1085                 struct ata_link *link;
1086                 struct ata_device *dev;
1087
1088                 ata_for_each_link(link, ap, EDGE)
1089                         ata_for_each_dev(dev, link, ALL)
1090                                 dev->gtf_filter |= filter;
1091         }
1092 }
1093 #else
1094 static inline void ahci_gtf_filter_workaround(struct ata_host *host)
1095 {}
1096 #endif
1097
1098 int ahci_init_interrupts(struct pci_dev *pdev, struct ahci_host_priv *hpriv)
1099 {
1100         int rc;
1101         unsigned int maxvec;
1102
1103         if (!(hpriv->flags & AHCI_HFLAG_NO_MSI)) {
1104                 rc = pci_enable_msi_block_auto(pdev, &maxvec);
1105                 if (rc > 0) {
1106                         if ((rc == maxvec) || (rc == 1))
1107                                 return rc;
1108                         /*
1109                          * Assume that advantage of multipe MSIs is negated,
1110                          * so fallback to single MSI mode to save resources
1111                          */
1112                         pci_disable_msi(pdev);
1113                         if (!pci_enable_msi(pdev))
1114                                 return 1;
1115                 }
1116         }
1117
1118         pci_intx(pdev, 1);
1119         return 0;
1120 }
1121
1122 /**
1123  *      ahci_host_activate - start AHCI host, request IRQs and register it
1124  *      @host: target ATA host
1125  *      @irq: base IRQ number to request
1126  *      @n_msis: number of MSIs allocated for this host
1127  *      @irq_handler: irq_handler used when requesting IRQs
1128  *      @irq_flags: irq_flags used when requesting IRQs
1129  *
1130  *      Similar to ata_host_activate, but requests IRQs according to AHCI-1.1
1131  *      when multiple MSIs were allocated. That is one MSI per port, starting
1132  *      from @irq.
1133  *
1134  *      LOCKING:
1135  *      Inherited from calling layer (may sleep).
1136  *
1137  *      RETURNS:
1138  *      0 on success, -errno otherwise.
1139  */
1140 int ahci_host_activate(struct ata_host *host, int irq, unsigned int n_msis)
1141 {
1142         int i, rc;
1143
1144         /* Sharing Last Message among several ports is not supported */
1145         if (n_msis < host->n_ports)
1146                 return -EINVAL;
1147
1148         rc = ata_host_start(host);
1149         if (rc)
1150                 return rc;
1151
1152         for (i = 0; i < host->n_ports; i++) {
1153                 const char* desc;
1154                 struct ahci_port_priv *pp = host->ports[i]->private_data;
1155
1156                 /* pp is NULL for dummy ports */
1157                 if (pp)
1158                         desc = pp->irq_desc;
1159                 else
1160                         desc = dev_driver_string(host->dev);
1161
1162                 rc = devm_request_threaded_irq(host->dev,
1163                         irq + i, ahci_hw_interrupt, ahci_thread_fn, IRQF_SHARED,
1164                         desc, host->ports[i]);
1165                 if (rc)
1166                         goto out_free_irqs;
1167         }
1168
1169         for (i = 0; i < host->n_ports; i++)
1170                 ata_port_desc(host->ports[i], "irq %d", irq + i);
1171
1172         rc = ata_host_register(host, &ahci_sht);
1173         if (rc)
1174                 goto out_free_all_irqs;
1175
1176         return 0;
1177
1178 out_free_all_irqs:
1179         i = host->n_ports;
1180 out_free_irqs:
1181         for (i--; i >= 0; i--)
1182                 devm_free_irq(host->dev, irq + i, host->ports[i]);
1183
1184         return rc;
1185 }
1186
1187 static int ahci_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
1188 {
1189         unsigned int board_id = ent->driver_data;
1190         struct ata_port_info pi = ahci_port_info[board_id];
1191         const struct ata_port_info *ppi[] = { &pi, NULL };
1192         struct device *dev = &pdev->dev;
1193         struct ahci_host_priv *hpriv;
1194         struct ata_host *host;
1195         int n_ports, n_msis, i, rc;
1196         int ahci_pci_bar = AHCI_PCI_BAR_STANDARD;
1197
1198         VPRINTK("ENTER\n");
1199
1200         WARN_ON((int)ATA_MAX_QUEUE > AHCI_MAX_CMDS);
1201
1202         ata_print_version_once(&pdev->dev, DRV_VERSION);
1203
1204         /* The AHCI driver can only drive the SATA ports, the PATA driver
1205            can drive them all so if both drivers are selected make sure
1206            AHCI stays out of the way */
1207         if (pdev->vendor == PCI_VENDOR_ID_MARVELL && !marvell_enable)
1208                 return -ENODEV;
1209
1210         /*
1211          * For some reason, MCP89 on MacBook 7,1 doesn't work with
1212          * ahci, use ata_generic instead.
1213          */
1214         if (pdev->vendor == PCI_VENDOR_ID_NVIDIA &&
1215             pdev->device == PCI_DEVICE_ID_NVIDIA_NFORCE_MCP89_SATA &&
1216             pdev->subsystem_vendor == PCI_VENDOR_ID_APPLE &&
1217             pdev->subsystem_device == 0xcb89)
1218                 return -ENODEV;
1219
1220         /* Promise's PDC42819 is a SAS/SATA controller that has an AHCI mode.
1221          * At the moment, we can only use the AHCI mode. Let the users know
1222          * that for SAS drives they're out of luck.
1223          */
1224         if (pdev->vendor == PCI_VENDOR_ID_PROMISE)
1225                 dev_info(&pdev->dev,
1226                          "PDC42819 can only drive SATA devices with this driver\n");
1227
1228         /* Both Connext and Enmotus devices use non-standard BARs */
1229         if (pdev->vendor == PCI_VENDOR_ID_STMICRO && pdev->device == 0xCC06)
1230                 ahci_pci_bar = AHCI_PCI_BAR_STA2X11;
1231         else if (pdev->vendor == 0x1c44 && pdev->device == 0x8000)
1232                 ahci_pci_bar = AHCI_PCI_BAR_ENMOTUS;
1233
1234         /* acquire resources */
1235         rc = pcim_enable_device(pdev);
1236         if (rc)
1237                 return rc;
1238
1239         /* AHCI controllers often implement SFF compatible interface.
1240          * Grab all PCI BARs just in case.
1241          */
1242         rc = pcim_iomap_regions_request_all(pdev, 1 << ahci_pci_bar, DRV_NAME);
1243         if (rc == -EBUSY)
1244                 pcim_pin_device(pdev);
1245         if (rc)
1246                 return rc;
1247
1248         if (pdev->vendor == PCI_VENDOR_ID_INTEL &&
1249             (pdev->device == 0x2652 || pdev->device == 0x2653)) {
1250                 u8 map;
1251
1252                 /* ICH6s share the same PCI ID for both piix and ahci
1253                  * modes.  Enabling ahci mode while MAP indicates
1254                  * combined mode is a bad idea.  Yield to ata_piix.
1255                  */
1256                 pci_read_config_byte(pdev, ICH_MAP, &map);
1257                 if (map & 0x3) {
1258                         dev_info(&pdev->dev,
1259                                  "controller is in combined mode, can't enable AHCI mode\n");
1260                         return -ENODEV;
1261                 }
1262         }
1263
1264         hpriv = devm_kzalloc(dev, sizeof(*hpriv), GFP_KERNEL);
1265         if (!hpriv)
1266                 return -ENOMEM;
1267         hpriv->flags |= (unsigned long)pi.private_data;
1268
1269         /* MCP65 revision A1 and A2 can't do MSI */
1270         if (board_id == board_ahci_mcp65 &&
1271             (pdev->revision == 0xa1 || pdev->revision == 0xa2))
1272                 hpriv->flags |= AHCI_HFLAG_NO_MSI;
1273
1274         /* SB800 does NOT need the workaround to ignore SERR_INTERNAL */
1275         if (board_id == board_ahci_sb700 && pdev->revision >= 0x40)
1276                 hpriv->flags &= ~AHCI_HFLAG_IGN_SERR_INTERNAL;
1277
1278         /* only some SB600s can do 64bit DMA */
1279         if (ahci_sb600_enable_64bit(pdev))
1280                 hpriv->flags &= ~AHCI_HFLAG_32BIT_ONLY;
1281
1282         hpriv->mmio = pcim_iomap_table(pdev)[ahci_pci_bar];
1283
1284         n_msis = ahci_init_interrupts(pdev, hpriv);
1285         if (n_msis > 1)
1286                 hpriv->flags |= AHCI_HFLAG_MULTI_MSI;
1287
1288         /* save initial config */
1289         ahci_pci_save_initial_config(pdev, hpriv);
1290
1291         /* prepare host */
1292         if (hpriv->cap & HOST_CAP_NCQ) {
1293                 pi.flags |= ATA_FLAG_NCQ;
1294                 /*
1295                  * Auto-activate optimization is supposed to be
1296                  * supported on all AHCI controllers indicating NCQ
1297                  * capability, but it seems to be broken on some
1298                  * chipsets including NVIDIAs.
1299                  */
1300                 if (!(hpriv->flags & AHCI_HFLAG_NO_FPDMA_AA))
1301                         pi.flags |= ATA_FLAG_FPDMA_AA;
1302
1303                 /*
1304                  * All AHCI controllers should be forward-compatible
1305                  * with the new auxiliary field. This code should be
1306                  * conditionalized if any buggy AHCI controllers are
1307                  * encountered.
1308                  */
1309                 pi.flags |= ATA_FLAG_FPDMA_AUX;
1310         }
1311
1312         if (hpriv->cap & HOST_CAP_PMP)
1313                 pi.flags |= ATA_FLAG_PMP;
1314
1315         ahci_set_em_messages(hpriv, &pi);
1316
1317         if (ahci_broken_system_poweroff(pdev)) {
1318                 pi.flags |= ATA_FLAG_NO_POWEROFF_SPINDOWN;
1319                 dev_info(&pdev->dev,
1320                         "quirky BIOS, skipping spindown on poweroff\n");
1321         }
1322
1323         if (ahci_broken_suspend(pdev)) {
1324                 hpriv->flags |= AHCI_HFLAG_NO_SUSPEND;
1325                 dev_warn(&pdev->dev,
1326                          "BIOS update required for suspend/resume\n");
1327         }
1328
1329         if (ahci_broken_online(pdev)) {
1330                 hpriv->flags |= AHCI_HFLAG_SRST_TOUT_IS_OFFLINE;
1331                 dev_info(&pdev->dev,
1332                          "online status unreliable, applying workaround\n");
1333         }
1334
1335         /* CAP.NP sometimes indicate the index of the last enabled
1336          * port, at other times, that of the last possible port, so
1337          * determining the maximum port number requires looking at
1338          * both CAP.NP and port_map.
1339          */
1340         n_ports = max(ahci_nr_ports(hpriv->cap), fls(hpriv->port_map));
1341
1342         host = ata_host_alloc_pinfo(&pdev->dev, ppi, n_ports);
1343         if (!host)
1344                 return -ENOMEM;
1345         host->private_data = hpriv;
1346
1347         if (!(hpriv->cap & HOST_CAP_SSS) || ahci_ignore_sss)
1348                 host->flags |= ATA_HOST_PARALLEL_SCAN;
1349         else
1350                 dev_info(&pdev->dev, "SSS flag set, parallel bus scan disabled\n");
1351
1352         if (pi.flags & ATA_FLAG_EM)
1353                 ahci_reset_em(host);
1354
1355         for (i = 0; i < host->n_ports; i++) {
1356                 struct ata_port *ap = host->ports[i];
1357
1358                 ata_port_pbar_desc(ap, ahci_pci_bar, -1, "abar");
1359                 ata_port_pbar_desc(ap, ahci_pci_bar,
1360                                    0x100 + ap->port_no * 0x80, "port");
1361
1362                 /* set enclosure management message type */
1363                 if (ap->flags & ATA_FLAG_EM)
1364                         ap->em_message_type = hpriv->em_msg_type;
1365
1366
1367                 /* disabled/not-implemented port */
1368                 if (!(hpriv->port_map & (1 << i)))
1369                         ap->ops = &ata_dummy_port_ops;
1370         }
1371
1372         /* apply workaround for ASUS P5W DH Deluxe mainboard */
1373         ahci_p5wdh_workaround(host);
1374
1375         /* apply gtf filter quirk */
1376         ahci_gtf_filter_workaround(host);
1377
1378         /* initialize adapter */
1379         rc = ahci_configure_dma_masks(pdev, hpriv->cap & HOST_CAP_64);
1380         if (rc)
1381                 return rc;
1382
1383         rc = ahci_pci_reset_controller(host);
1384         if (rc)
1385                 return rc;
1386
1387         ahci_pci_init_controller(host);
1388         ahci_pci_print_info(host);
1389
1390         pci_set_master(pdev);
1391
1392         if (hpriv->flags & AHCI_HFLAG_MULTI_MSI)
1393                 return ahci_host_activate(host, pdev->irq, n_msis);
1394
1395         return ata_host_activate(host, pdev->irq, ahci_interrupt, IRQF_SHARED,
1396                                  &ahci_sht);
1397 }
1398
1399 module_pci_driver(ahci_pci_driver);
1400
1401 MODULE_AUTHOR("Jeff Garzik");
1402 MODULE_DESCRIPTION("AHCI SATA low-level driver");
1403 MODULE_LICENSE("GPL");
1404 MODULE_DEVICE_TABLE(pci, ahci_pci_tbl);
1405 MODULE_VERSION(DRV_VERSION);