arch/x86/include/asm/apic.h

   1 #ifndef _ASM_X86_APIC_H
   2 #define _ASM_X86_APIC_H
   3
   4 #include <linux/cpumask.h>
   5 #include <linux/pm.h>
   6
   7 #include <asm/alternative.h>
   8 #include <asm/cpufeature.h>
   9 #include <asm/processor.h>
  10 #include <asm/apicdef.h>
  11 #include <linux/atomic.h>
  12 #include <asm/fixmap.h>
  13 #include <asm/mpspec.h>
  14 #include <asm/msr.h>
  15 #include <asm/idle.h>
  16
  17 #define ARCH_APICTIMER_STOPS_ON_C3      1
  18
  19 /*
  20  * Debugging macros
  21  */
  22 #define APIC_QUIET   0
  23 #define APIC_VERBOSE 1
  24 #define APIC_DEBUG   2
  25
  26 /*
  27  * Define the default level of output to be very little
  28  * This can be turned up by using apic=verbose for more
  29  * information and apic=debug for _lots_ of information.
  30  * apic_verbosity is defined in apic.c
  31  */
  32 #define apic_printk(v, s, a...) do {       \
  33                 if ((v) <= apic_verbosity) \
  34                         printk(s, ##a);    \
  35         } while (0)
  36
  37
  38 #if defined(CONFIG_X86_LOCAL_APIC) && defined(CONFIG_X86_32)
  39 extern void generic_apic_probe(void);
  40 #else
  41 static inline void generic_apic_probe(void)
  42 {
  43 }
  44 #endif
  45
  46 #ifdef CONFIG_X86_LOCAL_APIC
  47
  48 extern unsigned int apic_verbosity;
  49 extern int local_apic_timer_c2_ok;
  50
  51 extern int disable_apic;
  52 extern unsigned int lapic_timer_frequency;
  53
  54 #ifdef CONFIG_SMP
  55 extern void __inquire_remote_apic(int apicid);
  56 #else /* CONFIG_SMP */
  57 static inline void __inquire_remote_apic(int apicid)
  58 {
  59 }
  60 #endif /* CONFIG_SMP */
  61
  62 static inline void default_inquire_remote_apic(int apicid)
  63 {
  64         if (apic_verbosity >= APIC_DEBUG)
  65                 __inquire_remote_apic(apicid);
  66 }
  67
  68 /*
  69  * With 82489DX we can't rely on apic feature bit
  70  * retrieved via cpuid but still have to deal with
  71  * such an apic chip so we assume that SMP configuration
  72  * is found from MP table (64bit case uses ACPI mostly
  73  * which set smp presence flag as well so we are safe
  74  * to use this helper too).
  75  */
  76 static inline bool apic_from_smp_config(void)
  77 {
  78         return smp_found_config && !disable_apic;
  79 }
  80
  81 /*
  82  * Basic functions accessing APICs.
  83  */
  84 #ifdef CONFIG_PARAVIRT
  85 #include <asm/paravirt.h>
  86 #endif
  87
  88 extern int setup_profiling_timer(unsigned int);
  89
  90 static inline void native_apic_mem_write(u32 reg, u32 v)
  91 {
  92         volatile u32 *addr = (volatile u32 *)(APIC_BASE + reg);
  93
  94         alternative_io("movl %0, %1", "xchgl %0, %1", X86_BUG_11AP,
  95                        ASM_OUTPUT2("=r" (v), "=m" (*addr)),
  96                        ASM_OUTPUT2("0" (v), "m" (*addr)));
  97 }
  98
  99 static inline u32 native_apic_mem_read(u32 reg)
 100 {
 101         return *((volatile u32 *)(APIC_BASE + reg));
 102 }
 103
 104 extern void native_apic_wait_icr_idle(void);
 105 extern u32 native_safe_apic_wait_icr_idle(void);
 106 extern void native_apic_icr_write(u32 low, u32 id);
 107 extern u64 native_apic_icr_read(void);
 108
 109 extern int x2apic_mode;
 110
 111 static inline bool apic_is_x2apic_enabled(void)
 112 {
 113         u64 msr;
 114
 115         if (rdmsrl_safe(MSR_IA32_APICBASE, &msr))
 116                 return false;
 117         return msr & X2APIC_ENABLE;
 118 }
 119
 120 #ifdef CONFIG_X86_X2APIC
 121 /*
 122  * Make previous memory operations globally visible before
 123  * sending the IPI through x2apic wrmsr. We need a serializing instruction or
 124  * mfence for this.
 125  */
 126 static inline void x2apic_wrmsr_fence(void)
 127 {
 128         asm volatile("mfence" : : : "memory");
 129 }
 130
 131 static inline void native_apic_msr_write(u32 reg, u32 v)
 132 {
 133         if (reg == APIC_DFR || reg == APIC_ID || reg == APIC_LDR ||
 134             reg == APIC_LVR)
 135                 return;
 136
 137         wrmsr(APIC_BASE_MSR + (reg >> 4), v, 0);
 138 }
 139
 140 static inline void native_apic_msr_eoi_write(u32 reg, u32 v)
 141 {
 142         wrmsr(APIC_BASE_MSR + (APIC_EOI >> 4), APIC_EOI_ACK, 0);
 143 }
 144
 145 static inline u32 native_apic_msr_read(u32 reg)
 146 {
 147         u64 msr;
 148
 149         if (reg == APIC_DFR)
 150                 return -1;
 151
 152         rdmsrl(APIC_BASE_MSR + (reg >> 4), msr);
 153         return (u32)msr;
 154 }
 155
 156 static inline void native_x2apic_wait_icr_idle(void)
 157 {
 158         /* no need to wait for icr idle in x2apic */
 159         return;
 160 }
 161
 162 static inline u32 native_safe_x2apic_wait_icr_idle(void)
 163 {
 164         /* no need to wait for icr idle in x2apic */
 165         return 0;
 166 }
 167
 168 static inline void native_x2apic_icr_write(u32 low, u32 id)
 169 {
 170         wrmsrl(APIC_BASE_MSR + (APIC_ICR >> 4), ((__u64) id) << 32 | low);
 171 }
 172
 173 static inline u64 native_x2apic_icr_read(void)
 174 {
 175         unsigned long val;
 176
 177         rdmsrl(APIC_BASE_MSR + (APIC_ICR >> 4), val);
 178         return val;
 179 }
 180
 181 extern int x2apic_phys;
 182 extern int x2apic_preenabled;
 183 extern void check_x2apic(void);
 184 extern void enable_x2apic(void);
 185 static inline int x2apic_enabled(void)
 186 {
 187         return cpu_has_x2apic && apic_is_x2apic_enabled();
 188 }
 189
 190 #define x2apic_supported()      (cpu_has_x2apic)
 191 static inline void x2apic_force_phys(void)
 192 {
 193         x2apic_phys = 1;
 194 }
 195 #else
 196 static inline void disable_x2apic(void)
 197 {
 198 }
 199 static inline void check_x2apic(void)
 200 {
 201 }
 202 static inline void enable_x2apic(void)
 203 {
 204 }
 205 static inline int x2apic_enabled(void)
 206 {
 207         return 0;
 208 }
 209 static inline void x2apic_force_phys(void)
 210 {
 211 }
 212
 213 #define x2apic_preenabled 0
 214 #define x2apic_supported()      0
 215 #endif
 216
 217 extern void enable_IR_x2apic(void);
 218
 219 extern int get_physical_broadcast(void);
 220
 221 extern int lapic_get_maxlvt(void);
 222 extern void clear_local_APIC(void);
 223 extern void connect_bsp_APIC(void);
 224 extern void disconnect_bsp_APIC(int virt_wire_setup);
 225 extern void disable_local_APIC(void);
 226 extern void lapic_shutdown(void);
 227 extern int verify_local_APIC(void);
 228 extern void sync_Arb_IDs(void);
 229 extern void init_bsp_APIC(void);
 230 extern void setup_local_APIC(void);
 231 extern void end_local_APIC_setup(void);
 232 extern void bsp_end_local_APIC_setup(void);
 233 extern void init_apic_mappings(void);
 234 void register_lapic_address(unsigned long address);
 235 extern void setup_boot_APIC_clock(void);
 236 extern void setup_secondary_APIC_clock(void);
 237 extern int APIC_init_uniprocessor(void);
 238 extern int apic_force_enable(unsigned long addr);
 239
 240 /*
 241  * On 32bit this is mach-xxx local
 242  */
 243 #ifdef CONFIG_X86_64
 244 extern int apic_is_clustered_box(void);
 245 #else
 246 static inline int apic_is_clustered_box(void)
 247 {
 248         return 0;
 249 }
 250 #endif
 251
 252 extern int setup_APIC_eilvt(u8 lvt_off, u8 vector, u8 msg_type, u8 mask);
 253
 254 #else /* !CONFIG_X86_LOCAL_APIC */
 255 static inline void lapic_shutdown(void) { }
 256 #define local_apic_timer_c2_ok          1
 257 static inline void init_apic_mappings(void) { }
 258 static inline void disable_local_APIC(void) { }
 259 # define setup_boot_APIC_clock x86_init_noop
 260 # define setup_secondary_APIC_clock x86_init_noop
 261 #endif /* !CONFIG_X86_LOCAL_APIC */
 262
 263 #ifdef CONFIG_X86_64
 264 #define SET_APIC_ID(x)          (apic->set_apic_id(x))
 265 #else
 266
 267 #endif
 268
 269 /*
 270  * Copyright 2004 James Cleverdon, IBM.
 271  * Subject to the GNU Public License, v.2
 272  *
 273  * Generic APIC sub-arch data struct.
 274  *
 275  * Hacked for x86-64 by James Cleverdon from i386 architecture code by
 276  * Martin Bligh, Andi Kleen, James Bottomley, John Stultz, and
 277  * James Cleverdon.
 278  */
 279 struct apic {
 280         char *name;
 281
 282         int (*probe)(void);
 283         int (*acpi_madt_oem_check)(char *oem_id, char *oem_table_id);
 284         int (*apic_id_valid)(int apicid);
 285         int (*apic_id_registered)(void);
 286
 287         u32 irq_delivery_mode;
 288         u32 irq_dest_mode;
 289
 290         const struct cpumask *(*target_cpus)(void);
 291
 292         int disable_esr;
 293
 294         int dest_logical;
 295         unsigned long (*check_apicid_used)(physid_mask_t *map, int apicid);
 296
 297         void (*vector_allocation_domain)(int cpu, struct cpumask *retmask,
 298                                          const struct cpumask *mask);
 299         void (*init_apic_ldr)(void);
 300
 301         void (*ioapic_phys_id_map)(physid_mask_t *phys_map, physid_mask_t *retmap);
 302
 303         void (*setup_apic_routing)(void);
 304         int (*cpu_present_to_apicid)(int mps_cpu);
 305         void (*apicid_to_cpu_present)(int phys_apicid, physid_mask_t *retmap);
 306         int (*check_phys_apicid_present)(int phys_apicid);
 307         int (*phys_pkg_id)(int cpuid_apic, int index_msb);
 308
 309         unsigned int (*get_apic_id)(unsigned long x);
 310         unsigned long (*set_apic_id)(unsigned int id);
 311         unsigned long apic_id_mask;
 312
 313         int (*cpu_mask_to_apicid_and)(const struct cpumask *cpumask,
 314                                       const struct cpumask *andmask,
 315                                       unsigned int *apicid);
 316
 317         /* ipi */
 318         void (*send_IPI_mask)(const struct cpumask *mask, int vector);
 319         void (*send_IPI_mask_allbutself)(const struct cpumask *mask,
 320                                          int vector);
 321         void (*send_IPI_allbutself)(int vector);
 322         void (*send_IPI_all)(int vector);
 323         void (*send_IPI_self)(int vector);
 324
 325         /* wakeup_secondary_cpu */
 326         int (*wakeup_secondary_cpu)(int apicid, unsigned long start_eip);
 327
 328         bool wait_for_init_deassert;
 329         void (*inquire_remote_apic)(int apicid);
 330
 331         /* apic ops */
 332         u32 (*read)(u32 reg);
 333         void (*write)(u32 reg, u32 v);
 334         /*
 335          * ->eoi_write() has the same signature as ->write().
 336          *
 337          * Drivers can support both ->eoi_write() and ->write() by passing the same
 338          * callback value. Kernel can override ->eoi_write() and fall back
 339          * on write for EOI.
 340          */
 341         void (*eoi_write)(u32 reg, u32 v);
 342         u64 (*icr_read)(void);
 343         void (*icr_write)(u32 low, u32 high);
 344         void (*wait_icr_idle)(void);
 345         u32 (*safe_wait_icr_idle)(void);
 346
 347 #ifdef CONFIG_X86_32
 348         /*
 349          * Called very early during boot from get_smp_config().  It should
 350          * return the logical apicid.  x86_[bios]_cpu_to_apicid is
 351          * initialized before this function is called.
 352          *
 353          * If logical apicid can't be determined that early, the function
 354          * may return BAD_APICID.  Logical apicid will be configured after
 355          * init_apic_ldr() while bringing up CPUs.  Note that NUMA affinity
 356          * won't be applied properly during early boot in this case.
 357          */
 358         int (*x86_32_early_logical_apicid)(int cpu);
 359 #endif
 360 };
 361
 362 /*
 363  * Pointer to the local APIC driver in use on this system (there's
 364  * always just one such driver in use - the kernel decides via an
 365  * early probing process which one it picks - and then sticks to it):
 366  */
 367 extern struct apic *apic;
 368
 369 /*
 370  * APIC drivers are probed based on how they are listed in the .apicdrivers
 371  * section. So the order is important and enforced by the ordering
 372  * of different apic driver files in the Makefile.
 373  *
 374  * For the files having two apic drivers, we use apic_drivers()
 375  * to enforce the order with in them.
 376  */
 377 #define apic_driver(sym)                                        \
 378         static const struct apic *__apicdrivers_##sym __used            \
 379         __aligned(sizeof(struct apic *))                        \
 380         __section(.apicdrivers) = { &sym }
 381
 382 #define apic_drivers(sym1, sym2)                                        \
 383         static struct apic *__apicdrivers_##sym1##sym2[2] __used        \
 384         __aligned(sizeof(struct apic *))                                \
 385         __section(.apicdrivers) = { &sym1, &sym2 }
 386
 387 extern struct apic *__apicdrivers[], *__apicdrivers_end[];
 388
 389 /*
 390  * APIC functionality to boot other CPUs - only used on SMP:
 391  */
 392 #ifdef CONFIG_SMP
 393 extern atomic_t init_deasserted;
 394 extern int wakeup_secondary_cpu_via_nmi(int apicid, unsigned long start_eip);
 395 #endif
 396
 397 #ifdef CONFIG_X86_LOCAL_APIC
 398
 399 static inline u32 apic_read(u32 reg)
 400 {
 401         return apic->read(reg);
 402 }
 403
 404 static inline void apic_write(u32 reg, u32 val)
 405 {
 406         apic->write(reg, val);
 407 }
 408
 409 static inline void apic_eoi(void)
 410 {
 411         apic->eoi_write(APIC_EOI, APIC_EOI_ACK);
 412 }
 413
 414 static inline u64 apic_icr_read(void)
 415 {
 416         return apic->icr_read();
 417 }
 418
 419 static inline void apic_icr_write(u32 low, u32 high)
 420 {
 421         apic->icr_write(low, high);
 422 }
 423
 424 static inline void apic_wait_icr_idle(void)
 425 {
 426         apic->wait_icr_idle();
 427 }
 428
 429 static inline u32 safe_apic_wait_icr_idle(void)
 430 {
 431         return apic->safe_wait_icr_idle();
 432 }
 433
 434 extern void __init apic_set_eoi_write(void (*eoi_write)(u32 reg, u32 v));
 435
 436 #else /* CONFIG_X86_LOCAL_APIC */
 437
 438 static inline u32 apic_read(u32 reg) { return 0; }
 439 static inline void apic_write(u32 reg, u32 val) { }
 440 static inline void apic_eoi(void) { }
 441 static inline u64 apic_icr_read(void) { return 0; }
 442 static inline void apic_icr_write(u32 low, u32 high) { }
 443 static inline void apic_wait_icr_idle(void) { }
 444 static inline u32 safe_apic_wait_icr_idle(void) { return 0; }
 445 static inline void apic_set_eoi_write(void (*eoi_write)(u32 reg, u32 v)) {}
 446
 447 #endif /* CONFIG_X86_LOCAL_APIC */
 448
 449 static inline void ack_APIC_irq(void)
 450 {
 451         /*
 452          * ack_APIC_irq() actually gets compiled as a single instruction
 453          * ... yummie.
 454          */
 455         apic_eoi();
 456 }
 457
 458 static inline unsigned default_get_apic_id(unsigned long x)
 459 {
 460         unsigned int ver = GET_APIC_VERSION(apic_read(APIC_LVR));
 461
 462         if (APIC_XAPIC(ver) || boot_cpu_has(X86_FEATURE_EXTD_APICID))
 463                 return (x >> 24) & 0xFF;
 464         else
 465                 return (x >> 24) & 0x0F;
 466 }
 467
 468 /*
 469  * Warm reset vector position:
 470  */
 471 #define TRAMPOLINE_PHYS_LOW             0x467
 472 #define TRAMPOLINE_PHYS_HIGH            0x469
 473
 474 #ifdef CONFIG_X86_64
 475 extern void apic_send_IPI_self(int vector);
 476
 477 DECLARE_PER_CPU(int, x2apic_extra_bits);
 478
 479 extern int default_cpu_present_to_apicid(int mps_cpu);
 480 extern int default_check_phys_apicid_present(int phys_apicid);
 481 #endif
 482
 483 extern void generic_bigsmp_probe(void);
 484
 485
 486 #ifdef CONFIG_X86_LOCAL_APIC
 487
 488 #include <asm/smp.h>
 489
 490 #define APIC_DFR_VALUE  (APIC_DFR_FLAT)
 491
 492 static inline const struct cpumask *default_target_cpus(void)
 493 {
 494 #ifdef CONFIG_SMP
 495         return cpu_online_mask;
 496 #else
 497         return cpumask_of(0);
 498 #endif
 499 }
 500
 501 static inline const struct cpumask *online_target_cpus(void)
 502 {
 503         return cpu_online_mask;
 504 }
 505
 506 DECLARE_EARLY_PER_CPU_READ_MOSTLY(u16, x86_bios_cpu_apicid);
 507
 508
 509 static inline unsigned int read_apic_id(void)
 510 {
 511         unsigned int reg;
 512
 513         reg = apic_read(APIC_ID);
 514
 515         return apic->get_apic_id(reg);
 516 }
 517
 518 static inline int default_apic_id_valid(int apicid)
 519 {
 520         return (apicid < 255);
 521 }
 522
 523 extern int default_acpi_madt_oem_check(char *, char *);
 524
 525 extern void default_setup_apic_routing(void);
 526
 527 extern struct apic apic_noop;
 528
 529 #ifdef CONFIG_X86_32
 530
 531 static inline int noop_x86_32_early_logical_apicid(int cpu)
 532 {
 533         return BAD_APICID;
 534 }
 535
 536 /*
 537  * Set up the logical destination ID.
 538  *
 539  * Intel recommends to set DFR, LDR and TPR before enabling
 540  * an APIC.  See e.g. "AP-388 82489DX User's Manual" (Intel
 541  * document number 292116).  So here it goes...
 542  */
 543 extern void default_init_apic_ldr(void);
 544
 545 static inline int default_apic_id_registered(void)
 546 {
 547         return physid_isset(read_apic_id(), phys_cpu_present_map);
 548 }
 549
 550 static inline int default_phys_pkg_id(int cpuid_apic, int index_msb)
 551 {
 552         return cpuid_apic >> index_msb;
 553 }
 554
 555 #endif
 556
 557 static inline int
 558 flat_cpu_mask_to_apicid_and(const struct cpumask *cpumask,
 559                             const struct cpumask *andmask,
 560                             unsigned int *apicid)
 561 {
 562         unsigned long cpu_mask = cpumask_bits(cpumask)[0] &
 563                                  cpumask_bits(andmask)[0] &
 564                                  cpumask_bits(cpu_online_mask)[0] &
 565                                  APIC_ALL_CPUS;
 566
 567         if (likely(cpu_mask)) {
 568                 *apicid = (unsigned int)cpu_mask;
 569                 return 0;
 570         } else {
 571                 return -EINVAL;
 572         }
 573 }
 574
 575 extern int
 576 default_cpu_mask_to_apicid_and(const struct cpumask *cpumask,
 577                                const struct cpumask *andmask,
 578                                unsigned int *apicid);
 579
 580 static inline void
 581 flat_vector_allocation_domain(int cpu, struct cpumask *retmask,
 582                               const struct cpumask *mask)
 583 {
 584         /* Careful. Some cpus do not strictly honor the set of cpus
 585          * specified in the interrupt destination when using lowest
 586          * priority interrupt delivery mode.
 587          *
 588          * In particular there was a hyperthreading cpu observed to
 589          * deliver interrupts to the wrong hyperthread when only one
 590          * hyperthread was specified in the interrupt desitination.
 591          */
 592         cpumask_clear(retmask);
 593         cpumask_bits(retmask)[0] = APIC_ALL_CPUS;
 594 }
 595
 596 static inline void
 597 default_vector_allocation_domain(int cpu, struct cpumask *retmask,
 598                                  const struct cpumask *mask)
 599 {
 600         cpumask_copy(retmask, cpumask_of(cpu));
 601 }
 602
 603 static inline unsigned long default_check_apicid_used(physid_mask_t *map, int apicid)
 604 {
 605         return physid_isset(apicid, *map);
 606 }
 607
 608 static inline void default_ioapic_phys_id_map(physid_mask_t *phys_map, physid_mask_t *retmap)
 609 {
 610         *retmap = *phys_map;
 611 }
 612
 613 static inline int __default_cpu_present_to_apicid(int mps_cpu)
 614 {
 615         if (mps_cpu < nr_cpu_ids && cpu_present(mps_cpu))
 616                 return (int)per_cpu(x86_bios_cpu_apicid, mps_cpu);
 617         else
 618                 return BAD_APICID;
 619 }
 620
 621 static inline int
 622 __default_check_phys_apicid_present(int phys_apicid)
 623 {
 624         return physid_isset(phys_apicid, phys_cpu_present_map);
 625 }
 626
 627 #ifdef CONFIG_X86_32
 628 static inline int default_cpu_present_to_apicid(int mps_cpu)
 629 {
 630         return __default_cpu_present_to_apicid(mps_cpu);
 631 }
 632
 633 static inline int
 634 default_check_phys_apicid_present(int phys_apicid)
 635 {
 636         return __default_check_phys_apicid_present(phys_apicid);
 637 }
 638 #else
 639 extern int default_cpu_present_to_apicid(int mps_cpu);
 640 extern int default_check_phys_apicid_present(int phys_apicid);
 641 #endif
 642
 643 #endif /* CONFIG_X86_LOCAL_APIC */
 644 extern void irq_enter(void);
 645 extern void irq_exit(void);
 646
 647 static inline void entering_irq(void)
 648 {
 649         irq_enter();
 650         exit_idle();
 651 }
 652
 653 static inline void entering_ack_irq(void)
 654 {
 655         ack_APIC_irq();
 656         entering_irq();
 657 }
 658
 659 static inline void exiting_irq(void)
 660 {
 661         irq_exit();
 662 }
 663
 664 static inline void exiting_ack_irq(void)
 665 {
 666         irq_exit();
 667         /* Ack only at the end to avoid potential reentry */
 668         ack_APIC_irq();
 669 }
 670
 671 extern void ioapic_zap_locks(void);
 672
 673 #endif /* _ASM_X86_APIC_H */