arch/mips/math-emu/dsemul.c

   1 #include <asm/branch.h>
   2 #include <asm/cacheflush.h>
   3 #include <asm/fpu_emulator.h>
   4 #include <asm/inst.h>
   5 #include <asm/mipsregs.h>
   6 #include <asm/uaccess.h>
   7
   8 #include "ieee754.h"
   9
  10 /*
  11  * Emulate the arbritrary instruction ir at xcp->cp0_epc.  Required when
  12  * we have to emulate the instruction in a COP1 branch delay slot.  Do
  13  * not change cp0_epc due to the instruction
  14  *
  15  * According to the spec:
  16  * 1) it shouldn't be a branch :-)
  17  * 2) it can be a COP instruction :-(
  18  * 3) if we are tring to run a protected memory space we must take
  19  *    special care on memory access instructions :-(
  20  */
  21
  22 /*
  23  * "Trampoline" return routine to catch exception following
  24  *  execution of delay-slot instruction execution.
  25  */
  26
  27 struct emuframe {
  28         mips_instruction        emul;
  29         mips_instruction        badinst;
  30         mips_instruction        cookie;
  31         unsigned long           epc;
  32 };
  33
  34 /*
  35  * Set up an emulation frame for instruction IR, from a delay slot of
  36  * a branch jumping to CPC.  Return 0 if successful, -1 if no emulation
  37  * required, otherwise a signal number causing a frame setup failure.
  38  */
  39 int mips_dsemul(struct pt_regs *regs, mips_instruction ir, unsigned long cpc)
  40 {
  41         struct emuframe __user *fr;
  42         int err;
  43
  44         /* NOP is easy */
  45         if ((get_isa16_mode(regs->cp0_epc) && ((ir >> 16) == MM_NOP16)) ||
  46             (ir == 0))
  47                 return -1;
  48
  49         pr_debug("dsemul %lx %lx\n", regs->cp0_epc, cpc);
  50
  51         /*
  52          * The strategy is to push the instruction onto the user stack
  53          * and put a trap after it which we can catch and jump to
  54          * the required address any alternative apart from full
  55          * instruction emulation!!.
  56          *
  57          * Algorithmics used a system call instruction, and
  58          * borrowed that vector.  MIPS/Linux version is a bit
  59          * more heavyweight in the interests of portability and
  60          * multiprocessor support.  For Linux we generate a
  61          * an unaligned access and force an address error exception.
  62          *
  63          * For embedded systems (stand-alone) we prefer to use a
  64          * non-existing CP1 instruction. This prevents us from emulating
  65          * branches, but gives us a cleaner interface to the exception
  66          * handler (single entry point).
  67          */
  68
  69         /* Ensure that the two instructions are in the same cache line */
  70         fr = (struct emuframe __user *)
  71                 ((regs->regs[29] - sizeof(struct emuframe)) & ~0x7);
  72
  73         /* Verify that the stack pointer is not competely insane */
  74         if (unlikely(!access_ok(VERIFY_WRITE, fr, sizeof(struct emuframe))))
  75                 return SIGBUS;
  76
  77         if (get_isa16_mode(regs->cp0_epc)) {
  78                 err = __put_user(ir >> 16, (u16 __user *)(&fr->emul));
  79                 err |= __put_user(ir & 0xffff, (u16 __user *)((long)(&fr->emul) + 2));
  80                 err |= __put_user(BREAK_MATH >> 16, (u16 __user *)(&fr->badinst));
  81                 err |= __put_user(BREAK_MATH & 0xffff, (u16 __user *)((long)(&fr->badinst) + 2));
  82         } else {
  83                 err = __put_user(ir, &fr->emul);
  84                 err |= __put_user((mips_instruction)BREAK_MATH, &fr->badinst);
  85         }
  86
  87         err |= __put_user((mips_instruction)BD_COOKIE, &fr->cookie);
  88         err |= __put_user(cpc, &fr->epc);
  89
  90         if (unlikely(err)) {
  91                 MIPS_FPU_EMU_INC_STATS(errors);
  92                 return SIGBUS;
  93         }
  94
  95         regs->cp0_epc = ((unsigned long) &fr->emul) |
  96                 get_isa16_mode(regs->cp0_epc);
  97
  98         flush_cache_sigtramp((unsigned long)&fr->emul);
  99
 100         return 0;
 101 }
 102
 103 int do_dsemulret(struct pt_regs *xcp)
 104 {
 105         struct emuframe __user *fr;
 106         unsigned long epc;
 107         u32 insn, cookie;
 108         int err = 0;
 109         u16 instr[2];
 110
 111         fr = (struct emuframe __user *)
 112                 (msk_isa16_mode(xcp->cp0_epc) - sizeof(mips_instruction));
 113
 114         /*
 115          * If we can't even access the area, something is very wrong, but we'll
 116          * leave that to the default handling
 117          */
 118         if (!access_ok(VERIFY_READ, fr, sizeof(struct emuframe)))
 119                 return 0;
 120
 121         /*
 122          * Do some sanity checking on the stackframe:
 123          *
 124          *  - Is the instruction pointed to by the EPC an BREAK_MATH?
 125          *  - Is the following memory word the BD_COOKIE?
 126          */
 127         if (get_isa16_mode(xcp->cp0_epc)) {
 128                 err = __get_user(instr[0], (u16 __user *)(&fr->badinst));
 129                 err |= __get_user(instr[1], (u16 __user *)((long)(&fr->badinst) + 2));
 130                 insn = (instr[0] << 16) | instr[1];
 131         } else {
 132                 err = __get_user(insn, &fr->badinst);
 133         }
 134         err |= __get_user(cookie, &fr->cookie);
 135
 136         if (unlikely(err || (insn != BREAK_MATH) || (cookie != BD_COOKIE))) {
 137                 MIPS_FPU_EMU_INC_STATS(errors);
 138                 return 0;
 139         }
 140
 141         /*
 142          * At this point, we are satisfied that it's a BD emulation trap.  Yes,
 143          * a user might have deliberately put two malformed and useless
 144          * instructions in a row in his program, in which case he's in for a
 145          * nasty surprise - the next instruction will be treated as a
 146          * continuation address!  Alas, this seems to be the only way that we
 147          * can handle signals, recursion, and longjmps() in the context of
 148          * emulating the branch delay instruction.
 149          */
 150
 151         pr_debug("dsemulret\n");
 152
 153         if (__get_user(epc, &fr->epc)) {                /* Saved EPC */
 154                 /* This is not a good situation to be in */
 155                 force_sig(SIGBUS, current);
 156
 157                 return 0;
 158         }
 159
 160         /* Set EPC to return to post-branch instruction */
 161         xcp->cp0_epc = epc;
 162         MIPS_FPU_EMU_INC_STATS(ds_emul);
 163         return 1;
 164 }