arch/blackfin/include/asm/portmux.h

   1 /*
   2  * Common header file for Blackfin family of processors
   3  *
   4  * Copyright 2007-2008 Analog Devices Inc.
   5  *
   6  * Licensed under the GPL-2 or later.
   7  */
   8
   9 #ifndef _PORTMUX_H_
  10 #define _PORTMUX_H_
  11
  12 #define P_IDENT(x)      ((x) & 0x1FF)
  13 #define P_FUNCT(x)      (((x) & 0x3) << 9)
  14 #define P_FUNCT2MUX(x)  (((x) >> 9) & 0x3)
  15 #define P_DEFINED       0x8000
  16 #define P_UNDEF         0x4000
  17 #define P_MAYSHARE      0x2000
  18 #define P_DONTCARE      0x1000
  19
  20 #ifdef CONFIG_PINCTRL
  21 #include <asm/irq_handler.h>
  22
  23 #define gpio_pint_regs bfin_pint_regs
  24 #define adi_internal_set_wake bfin_internal_set_wake
  25
  26 #define peripheral_request(per, label) 0
  27 #define peripheral_free(per)
  28 #define peripheral_request_list(per, label) \
  29         (pdev ? (IS_ERR(devm_pinctrl_get_select_default(&pdev->dev)) \
  30         ? -EINVAL : 0) : 0)
  31 #define peripheral_free_list(per)
  32 #else
  33 int peripheral_request(unsigned short per, const char *label);
  34 void peripheral_free(unsigned short per);
  35 int peripheral_request_list(const unsigned short per[], const char *label);
  36 void peripheral_free_list(const unsigned short per[]);
  37 #endif
  38
  39 #include <linux/err.h>
  40 #include <linux/pinctrl/pinctrl.h>
  41 #include <mach/portmux.h>
  42 #include <linux/gpio.h>
  43
  44 #ifndef P_SPORT2_TFS
  45 #define P_SPORT2_TFS P_UNDEF
  46 #endif
  47
  48 #ifndef P_SPORT2_DTSEC
  49 #define P_SPORT2_DTSEC P_UNDEF
  50 #endif
  51
  52 #ifndef P_SPORT2_DTPRI
  53 #define P_SPORT2_DTPRI P_UNDEF
  54 #endif
  55
  56 #ifndef P_SPORT2_TSCLK
  57 #define P_SPORT2_TSCLK P_UNDEF
  58 #endif
  59
  60 #ifndef P_SPORT2_RFS
  61 #define P_SPORT2_RFS P_UNDEF
  62 #endif
  63
  64 #ifndef P_SPORT2_DRSEC
  65 #define P_SPORT2_DRSEC P_UNDEF
  66 #endif
  67
  68 #ifndef P_SPORT2_DRPRI
  69 #define P_SPORT2_DRPRI P_UNDEF
  70 #endif
  71
  72 #ifndef P_SPORT2_RSCLK
  73 #define P_SPORT2_RSCLK P_UNDEF
  74 #endif
  75
  76 #ifndef P_SPORT3_TFS
  77 #define P_SPORT3_TFS P_UNDEF
  78 #endif
  79
  80 #ifndef P_SPORT3_DTSEC
  81 #define P_SPORT3_DTSEC P_UNDEF
  82 #endif
  83
  84 #ifndef P_SPORT3_DTPRI
  85 #define P_SPORT3_DTPRI P_UNDEF
  86 #endif
  87
  88 #ifndef P_SPORT3_TSCLK
  89 #define P_SPORT3_TSCLK P_UNDEF
  90 #endif
  91
  92 #ifndef P_SPORT3_RFS
  93 #define P_SPORT3_RFS P_UNDEF
  94 #endif
  95
  96 #ifndef P_SPORT3_DRSEC
  97 #define P_SPORT3_DRSEC P_UNDEF
  98 #endif
  99
 100 #ifndef P_SPORT3_DRPRI
 101 #define P_SPORT3_DRPRI P_UNDEF
 102 #endif
 103
 104 #ifndef P_SPORT3_RSCLK
 105 #define P_SPORT3_RSCLK P_UNDEF
 106 #endif
 107
 108 #ifndef P_TMR4
 109 #define P_TMR4 P_UNDEF
 110 #endif
 111
 112 #ifndef P_TMR5
 113 #define P_TMR5 P_UNDEF
 114 #endif
 115
 116 #ifndef P_TMR6
 117 #define P_TMR6 P_UNDEF
 118 #endif
 119
 120 #ifndef P_TMR7
 121 #define P_TMR7 P_UNDEF
 122 #endif
 123
 124 #ifndef P_TWI1_SCL
 125 #define P_TWI1_SCL P_UNDEF
 126 #endif
 127
 128 #ifndef P_TWI1_SDA
 129 #define P_TWI1_SDA P_UNDEF
 130 #endif
 131
 132 #ifndef P_UART3_RTS
 133 #define P_UART3_RTS P_UNDEF
 134 #endif
 135
 136 #ifndef P_UART3_CTS
 137 #define P_UART3_CTS P_UNDEF
 138 #endif
 139
 140 #ifndef P_UART2_TX
 141 #define P_UART2_TX P_UNDEF
 142 #endif
 143
 144 #ifndef P_UART2_RX
 145 #define P_UART2_RX P_UNDEF
 146 #endif
 147
 148 #ifndef P_UART3_TX
 149 #define P_UART3_TX P_UNDEF
 150 #endif
 151
 152 #ifndef P_UART3_RX
 153 #define P_UART3_RX P_UNDEF
 154 #endif
 155
 156 #ifndef P_SPI2_SS
 157 #define P_SPI2_SS P_UNDEF
 158 #endif
 159
 160 #ifndef P_SPI2_SSEL1
 161 #define P_SPI2_SSEL1 P_UNDEF
 162 #endif
 163
 164 #ifndef P_SPI2_SSEL2
 165 #define P_SPI2_SSEL2 P_UNDEF
 166 #endif
 167
 168 #ifndef P_SPI2_SSEL3
 169 #define P_SPI2_SSEL3 P_UNDEF
 170 #endif
 171
 172 #ifndef P_SPI2_SSEL4
 173 #define P_SPI2_SSEL4 P_UNDEF
 174 #endif
 175
 176 #ifndef P_SPI2_SSEL5
 177 #define P_SPI2_SSEL5 P_UNDEF
 178 #endif
 179
 180 #ifndef P_SPI2_SSEL6
 181 #define P_SPI2_SSEL6 P_UNDEF
 182 #endif
 183
 184 #ifndef P_SPI2_SSEL7
 185 #define P_SPI2_SSEL7 P_UNDEF
 186 #endif
 187
 188 #ifndef P_SPI2_SCK
 189 #define P_SPI2_SCK P_UNDEF
 190 #endif
 191
 192 #ifndef P_SPI2_MOSI
 193 #define P_SPI2_MOSI P_UNDEF
 194 #endif
 195
 196 #ifndef P_SPI2_MISO
 197 #define P_SPI2_MISO P_UNDEF
 198 #endif
 199
 200 #ifndef P_TMR0
 201 #define P_TMR0 P_UNDEF
 202 #endif
 203
 204 #ifndef P_TMR1
 205 #define P_TMR1 P_UNDEF
 206 #endif
 207
 208 #ifndef P_TMR2
 209 #define P_TMR2 P_UNDEF
 210 #endif
 211
 212 #ifndef P_TMR3
 213 #define P_TMR3 P_UNDEF
 214 #endif
 215
 216 #ifndef P_SPORT0_TFS
 217 #define P_SPORT0_TFS P_UNDEF
 218 #endif
 219
 220 #ifndef P_SPORT0_DTSEC
 221 #define P_SPORT0_DTSEC P_UNDEF
 222 #endif
 223
 224 #ifndef P_SPORT0_DTPRI
 225 #define P_SPORT0_DTPRI P_UNDEF
 226 #endif
 227
 228 #ifndef P_SPORT0_TSCLK
 229 #define P_SPORT0_TSCLK P_UNDEF
 230 #endif
 231
 232 #ifndef P_SPORT0_RFS
 233 #define P_SPORT0_RFS P_UNDEF
 234 #endif
 235
 236 #ifndef P_SPORT0_DRSEC
 237 #define P_SPORT0_DRSEC P_UNDEF
 238 #endif
 239
 240 #ifndef P_SPORT0_DRPRI
 241 #define P_SPORT0_DRPRI P_UNDEF
 242 #endif
 243
 244 #ifndef P_SPORT0_RSCLK
 245 #define P_SPORT0_RSCLK P_UNDEF
 246 #endif
 247
 248 #ifndef P_SD_D0
 249 #define P_SD_D0 P_UNDEF
 250 #endif
 251
 252 #ifndef P_SD_D1
 253 #define P_SD_D1 P_UNDEF
 254 #endif
 255
 256 #ifndef P_SD_D2
 257 #define P_SD_D2 P_UNDEF
 258 #endif
 259
 260 #ifndef P_SD_D3
 261 #define P_SD_D3 P_UNDEF
 262 #endif
 263
 264 #ifndef P_SD_CLK
 265 #define P_SD_CLK P_UNDEF
 266 #endif
 267
 268 #ifndef P_SD_CMD
 269 #define P_SD_CMD P_UNDEF
 270 #endif
 271
 272 #ifndef P_MMCLK
 273 #define P_MMCLK P_UNDEF
 274 #endif
 275
 276 #ifndef P_MBCLK
 277 #define P_MBCLK P_UNDEF
 278 #endif
 279
 280 #ifndef P_PPI1_D0
 281 #define P_PPI1_D0 P_UNDEF
 282 #endif
 283
 284 #ifndef P_PPI1_D1
 285 #define P_PPI1_D1 P_UNDEF
 286 #endif
 287
 288 #ifndef P_PPI1_D2
 289 #define P_PPI1_D2 P_UNDEF
 290 #endif
 291
 292 #ifndef P_PPI1_D3
 293 #define P_PPI1_D3 P_UNDEF
 294 #endif
 295
 296 #ifndef P_PPI1_D4
 297 #define P_PPI1_D4 P_UNDEF
 298 #endif
 299
 300 #ifndef P_PPI1_D5
 301 #define P_PPI1_D5 P_UNDEF
 302 #endif
 303
 304 #ifndef P_PPI1_D6
 305 #define P_PPI1_D6 P_UNDEF
 306 #endif
 307
 308 #ifndef P_PPI1_D7
 309 #define P_PPI1_D7 P_UNDEF
 310 #endif
 311
 312 #ifndef P_PPI1_D8
 313 #define P_PPI1_D8 P_UNDEF
 314 #endif
 315
 316 #ifndef P_PPI1_D9
 317 #define P_PPI1_D9 P_UNDEF
 318 #endif
 319
 320 #ifndef P_PPI1_D10
 321 #define P_PPI1_D10 P_UNDEF
 322 #endif
 323
 324 #ifndef P_PPI1_D11
 325 #define P_PPI1_D11 P_UNDEF
 326 #endif
 327
 328 #ifndef P_PPI1_D12
 329 #define P_PPI1_D12 P_UNDEF
 330 #endif
 331
 332 #ifndef P_PPI1_D13
 333 #define P_PPI1_D13 P_UNDEF
 334 #endif
 335
 336 #ifndef P_PPI1_D14
 337 #define P_PPI1_D14 P_UNDEF
 338 #endif
 339
 340 #ifndef P_PPI1_D15
 341 #define P_PPI1_D15 P_UNDEF
 342 #endif
 343
 344 #ifndef P_HOST_D8
 345 #define P_HOST_D8 P_UNDEF
 346 #endif
 347
 348 #ifndef P_HOST_D9
 349 #define P_HOST_D9 P_UNDEF
 350 #endif
 351
 352 #ifndef P_HOST_D10
 353 #define P_HOST_D10 P_UNDEF
 354 #endif
 355
 356 #ifndef P_HOST_D11
 357 #define P_HOST_D11 P_UNDEF
 358 #endif
 359
 360 #ifndef P_HOST_D12
 361 #define P_HOST_D12 P_UNDEF
 362 #endif
 363
 364 #ifndef P_HOST_D13
 365 #define P_HOST_D13 P_UNDEF
 366 #endif
 367
 368 #ifndef P_HOST_D14
 369 #define P_HOST_D14 P_UNDEF
 370 #endif
 371
 372 #ifndef P_HOST_D15
 373 #define P_HOST_D15 P_UNDEF
 374 #endif
 375
 376 #ifndef P_HOST_D0
 377 #define P_HOST_D0 P_UNDEF
 378 #endif
 379
 380 #ifndef P_HOST_D1
 381 #define P_HOST_D1 P_UNDEF
 382 #endif
 383
 384 #ifndef P_HOST_D2
 385 #define P_HOST_D2 P_UNDEF
 386 #endif
 387
 388 #ifndef P_HOST_D3
 389 #define P_HOST_D3 P_UNDEF
 390 #endif
 391
 392 #ifndef P_HOST_D4
 393 #define P_HOST_D4 P_UNDEF
 394 #endif
 395
 396 #ifndef P_HOST_D5
 397 #define P_HOST_D5 P_UNDEF
 398 #endif
 399
 400 #ifndef P_HOST_D6
 401 #define P_HOST_D6 P_UNDEF
 402 #endif
 403
 404 #ifndef P_HOST_D7
 405 #define P_HOST_D7 P_UNDEF
 406 #endif
 407
 408 #ifndef P_SPORT1_TFS
 409 #define P_SPORT1_TFS P_UNDEF
 410 #endif
 411
 412 #ifndef P_SPORT1_DTSEC
 413 #define P_SPORT1_DTSEC P_UNDEF
 414 #endif
 415
 416 #ifndef P_SPORT1_DTPRI
 417 #define P_SPORT1_DTPRI P_UNDEF
 418 #endif
 419
 420 #ifndef P_SPORT1_TSCLK
 421 #define P_SPORT1_TSCLK P_UNDEF
 422 #endif
 423
 424 #ifndef P_SPORT1_RFS
 425 #define P_SPORT1_RFS P_UNDEF
 426 #endif
 427
 428 #ifndef P_SPORT1_DRSEC
 429 #define P_SPORT1_DRSEC P_UNDEF
 430 #endif
 431
 432 #ifndef P_SPORT1_DRPRI
 433 #define P_SPORT1_DRPRI P_UNDEF
 434 #endif
 435
 436 #ifndef P_SPORT1_RSCLK
 437 #define P_SPORT1_RSCLK P_UNDEF
 438 #endif
 439
 440 #ifndef P_PPI2_D0
 441 #define P_PPI2_D0 P_UNDEF
 442 #endif
 443
 444 #ifndef P_PPI2_D1
 445 #define P_PPI2_D1 P_UNDEF
 446 #endif
 447
 448 #ifndef P_PPI2_D2
 449 #define P_PPI2_D2 P_UNDEF
 450 #endif
 451
 452 #ifndef P_PPI2_D3
 453 #define P_PPI2_D3 P_UNDEF
 454 #endif
 455
 456 #ifndef P_PPI2_D4
 457 #define P_PPI2_D4 P_UNDEF
 458 #endif
 459
 460 #ifndef P_PPI2_D5
 461 #define P_PPI2_D5 P_UNDEF
 462 #endif
 463
 464 #ifndef P_PPI2_D6
 465 #define P_PPI2_D6 P_UNDEF
 466 #endif
 467
 468 #ifndef P_PPI2_D7
 469 #define P_PPI2_D7 P_UNDEF
 470 #endif
 471
 472 #ifndef P_PPI0_D18
 473 #define P_PPI0_D18 P_UNDEF
 474 #endif
 475
 476 #ifndef P_PPI0_D19
 477 #define P_PPI0_D19 P_UNDEF
 478 #endif
 479
 480 #ifndef P_PPI0_D20
 481 #define P_PPI0_D20 P_UNDEF
 482 #endif
 483
 484 #ifndef P_PPI0_D21
 485 #define P_PPI0_D21 P_UNDEF
 486 #endif
 487
 488 #ifndef P_PPI0_D22
 489 #define P_PPI0_D22 P_UNDEF
 490 #endif
 491
 492 #ifndef P_PPI0_D23
 493 #define P_PPI0_D23 P_UNDEF
 494 #endif
 495
 496 #ifndef P_KEY_ROW0
 497 #define P_KEY_ROW0 P_UNDEF
 498 #endif
 499
 500 #ifndef P_KEY_ROW1
 501 #define P_KEY_ROW1 P_UNDEF
 502 #endif
 503
 504 #ifndef P_KEY_ROW2
 505 #define P_KEY_ROW2 P_UNDEF
 506 #endif
 507
 508 #ifndef P_KEY_ROW3
 509 #define P_KEY_ROW3 P_UNDEF
 510 #endif
 511
 512 #ifndef P_KEY_COL0
 513 #define P_KEY_COL0 P_UNDEF
 514 #endif
 515
 516 #ifndef P_KEY_COL1
 517 #define P_KEY_COL1 P_UNDEF
 518 #endif
 519
 520 #ifndef P_KEY_COL2
 521 #define P_KEY_COL2 P_UNDEF
 522 #endif
 523
 524 #ifndef P_KEY_COL3
 525 #define P_KEY_COL3 P_UNDEF
 526 #endif
 527
 528 #ifndef P_SPI0_SCK
 529 #define P_SPI0_SCK P_UNDEF
 530 #endif
 531
 532 #ifndef P_SPI0_MISO
 533 #define P_SPI0_MISO P_UNDEF
 534 #endif
 535
 536 #ifndef P_SPI0_MOSI
 537 #define P_SPI0_MOSI P_UNDEF
 538 #endif
 539
 540 #ifndef P_SPI0_SS
 541 #define P_SPI0_SS P_UNDEF
 542 #endif
 543
 544 #ifndef P_SPI0_SSEL1
 545 #define P_SPI0_SSEL1 P_UNDEF
 546 #endif
 547
 548 #ifndef P_SPI0_SSEL2
 549 #define P_SPI0_SSEL2 P_UNDEF
 550 #endif
 551
 552 #ifndef P_SPI0_SSEL3
 553 #define P_SPI0_SSEL3 P_UNDEF
 554 #endif
 555
 556 #ifndef P_SPI0_SSEL4
 557 #define P_SPI0_SSEL4 P_UNDEF
 558 #endif
 559
 560 #ifndef P_SPI0_SSEL5
 561 #define P_SPI0_SSEL5 P_UNDEF
 562 #endif
 563
 564 #ifndef P_SPI0_SSEL6
 565 #define P_SPI0_SSEL6 P_UNDEF
 566 #endif
 567
 568 #ifndef P_SPI0_SSEL7
 569 #define P_SPI0_SSEL7 P_UNDEF
 570 #endif
 571
 572 #ifndef P_UART0_TX
 573 #define P_UART0_TX P_UNDEF
 574 #endif
 575
 576 #ifndef P_UART0_RX
 577 #define P_UART0_RX P_UNDEF
 578 #endif
 579
 580 #ifndef P_UART1_RTS
 581 #define P_UART1_RTS P_UNDEF
 582 #endif
 583
 584 #ifndef P_UART1_CTS
 585 #define P_UART1_CTS P_UNDEF
 586 #endif
 587
 588 #ifndef P_PPI1_CLK
 589 #define P_PPI1_CLK P_UNDEF
 590 #endif
 591
 592 #ifndef P_PPI1_FS1
 593 #define P_PPI1_FS1 P_UNDEF
 594 #endif
 595
 596 #ifndef P_PPI1_FS2
 597 #define P_PPI1_FS2 P_UNDEF
 598 #endif
 599
 600 #ifndef P_TWI0_SCL
 601 #define P_TWI0_SCL P_UNDEF
 602 #endif
 603
 604 #ifndef P_TWI0_SDA
 605 #define P_TWI0_SDA P_UNDEF
 606 #endif
 607
 608 #ifndef P_KEY_COL7
 609 #define P_KEY_COL7 P_UNDEF
 610 #endif
 611
 612 #ifndef P_KEY_ROW6
 613 #define P_KEY_ROW6 P_UNDEF
 614 #endif
 615
 616 #ifndef P_KEY_COL6
 617 #define P_KEY_COL6 P_UNDEF
 618 #endif
 619
 620 #ifndef P_KEY_ROW5
 621 #define P_KEY_ROW5 P_UNDEF
 622 #endif
 623
 624 #ifndef P_KEY_COL5
 625 #define P_KEY_COL5 P_UNDEF
 626 #endif
 627
 628 #ifndef P_KEY_ROW4
 629 #define P_KEY_ROW4 P_UNDEF
 630 #endif
 631
 632 #ifndef P_KEY_COL4
 633 #define P_KEY_COL4 P_UNDEF
 634 #endif
 635
 636 #ifndef P_KEY_ROW7
 637 #define P_KEY_ROW7 P_UNDEF
 638 #endif
 639
 640 #ifndef P_PPI0_D0
 641 #define P_PPI0_D0 P_UNDEF
 642 #endif
 643
 644 #ifndef P_PPI0_D1
 645 #define P_PPI0_D1 P_UNDEF
 646 #endif
 647
 648 #ifndef P_PPI0_D2
 649 #define P_PPI0_D2 P_UNDEF
 650 #endif
 651
 652 #ifndef P_PPI0_D3
 653 #define P_PPI0_D3 P_UNDEF
 654 #endif
 655
 656 #ifndef P_PPI0_D4
 657 #define P_PPI0_D4 P_UNDEF
 658 #endif
 659
 660 #ifndef P_PPI0_D5
 661 #define P_PPI0_D5 P_UNDEF
 662 #endif
 663
 664 #ifndef P_PPI0_D6
 665 #define P_PPI0_D6 P_UNDEF
 666 #endif
 667
 668 #ifndef P_PPI0_D7
 669 #define P_PPI0_D7 P_UNDEF
 670 #endif
 671
 672 #ifndef P_PPI0_D8
 673 #define P_PPI0_D8 P_UNDEF
 674 #endif
 675
 676 #ifndef P_PPI0_D9
 677 #define P_PPI0_D9 P_UNDEF
 678 #endif
 679
 680 #ifndef P_PPI0_D10
 681 #define P_PPI0_D10 P_UNDEF
 682 #endif
 683
 684 #ifndef P_PPI0_D11
 685 #define P_PPI0_D11 P_UNDEF
 686 #endif
 687
 688 #ifndef P_PPI0_D12
 689 #define P_PPI0_D12 P_UNDEF
 690 #endif
 691
 692 #ifndef P_PPI0_D13
 693 #define P_PPI0_D13 P_UNDEF
 694 #endif
 695
 696 #ifndef P_PPI0_D14
 697 #define P_PPI0_D14 P_UNDEF
 698 #endif
 699
 700 #ifndef P_PPI0_D15
 701 #define P_PPI0_D15 P_UNDEF
 702 #endif
 703
 704 #ifndef P_ATAPI_D0A
 705 #define P_ATAPI_D0A P_UNDEF
 706 #endif
 707
 708 #ifndef P_ATAPI_D1A
 709 #define P_ATAPI_D1A P_UNDEF
 710 #endif
 711
 712 #ifndef P_ATAPI_D2A
 713 #define P_ATAPI_D2A P_UNDEF
 714 #endif
 715
 716 #ifndef P_ATAPI_D3A
 717 #define P_ATAPI_D3A P_UNDEF
 718 #endif
 719
 720 #ifndef P_ATAPI_D4A
 721 #define P_ATAPI_D4A P_UNDEF
 722 #endif
 723
 724 #ifndef P_ATAPI_D5A
 725 #define P_ATAPI_D5A P_UNDEF
 726 #endif
 727
 728 #ifndef P_ATAPI_D6A
 729 #define P_ATAPI_D6A P_UNDEF
 730 #endif
 731
 732 #ifndef P_ATAPI_D7A
 733 #define P_ATAPI_D7A P_UNDEF
 734 #endif
 735
 736 #ifndef P_ATAPI_D8A
 737 #define P_ATAPI_D8A P_UNDEF
 738 #endif
 739
 740 #ifndef P_ATAPI_D9A
 741 #define P_ATAPI_D9A P_UNDEF
 742 #endif
 743
 744 #ifndef P_ATAPI_D10A
 745 #define P_ATAPI_D10A P_UNDEF
 746 #endif
 747
 748 #ifndef P_ATAPI_D11A
 749 #define P_ATAPI_D11A P_UNDEF
 750 #endif
 751
 752 #ifndef P_ATAPI_D12A
 753 #define P_ATAPI_D12A P_UNDEF
 754 #endif
 755
 756 #ifndef P_ATAPI_D13A
 757 #define P_ATAPI_D13A P_UNDEF
 758 #endif
 759
 760 #ifndef P_ATAPI_D14A
 761 #define P_ATAPI_D14A P_UNDEF
 762 #endif
 763
 764 #ifndef P_ATAPI_D15A
 765 #define P_ATAPI_D15A P_UNDEF
 766 #endif
 767
 768 #ifndef P_PPI0_CLK
 769 #define P_PPI0_CLK P_UNDEF
 770 #endif
 771
 772 #ifndef P_PPI0_FS1
 773 #define P_PPI0_FS1 P_UNDEF
 774 #endif
 775
 776 #ifndef P_PPI0_FS2
 777 #define P_PPI0_FS2 P_UNDEF
 778 #endif
 779
 780 #ifndef P_PPI0_D16
 781 #define P_PPI0_D16 P_UNDEF
 782 #endif
 783
 784 #ifndef P_PPI0_D17
 785 #define P_PPI0_D17 P_UNDEF
 786 #endif
 787
 788 #ifndef P_SPI1_SSEL1
 789 #define P_SPI1_SSEL1 P_UNDEF
 790 #endif
 791
 792 #ifndef P_SPI1_SSEL2
 793 #define P_SPI1_SSEL2 P_UNDEF
 794 #endif
 795
 796 #ifndef P_SPI1_SSEL3
 797 #define P_SPI1_SSEL3 P_UNDEF
 798 #endif
 799
 800
 801 #ifndef P_SPI1_SSEL4
 802 #define P_SPI1_SSEL4 P_UNDEF
 803 #endif
 804
 805 #ifndef P_SPI1_SSEL5
 806 #define P_SPI1_SSEL5 P_UNDEF
 807 #endif
 808
 809 #ifndef P_SPI1_SSEL6
 810 #define P_SPI1_SSEL6 P_UNDEF
 811 #endif
 812
 813 #ifndef P_SPI1_SSEL7
 814 #define P_SPI1_SSEL7 P_UNDEF
 815 #endif
 816
 817 #ifndef P_SPI1_SCK
 818 #define P_SPI1_SCK P_UNDEF
 819 #endif
 820
 821 #ifndef P_SPI1_MISO
 822 #define P_SPI1_MISO P_UNDEF
 823 #endif
 824
 825 #ifndef P_SPI1_MOSI
 826 #define P_SPI1_MOSI P_UNDEF
 827 #endif
 828
 829 #ifndef P_SPI1_SS
 830 #define P_SPI1_SS P_UNDEF
 831 #endif
 832
 833 #ifndef P_CAN0_TX
 834 #define P_CAN0_TX P_UNDEF
 835 #endif
 836
 837 #ifndef P_CAN0_RX
 838 #define P_CAN0_RX P_UNDEF
 839 #endif
 840
 841 #ifndef P_CAN1_TX
 842 #define P_CAN1_TX P_UNDEF
 843 #endif
 844
 845 #ifndef P_CAN1_RX
 846 #define P_CAN1_RX P_UNDEF
 847 #endif
 848
 849 #ifndef P_ATAPI_A0A
 850 #define P_ATAPI_A0A P_UNDEF
 851 #endif
 852
 853 #ifndef P_ATAPI_A1A
 854 #define P_ATAPI_A1A P_UNDEF
 855 #endif
 856
 857 #ifndef P_ATAPI_A2A
 858 #define P_ATAPI_A2A P_UNDEF
 859 #endif
 860
 861 #ifndef P_HOST_CE
 862 #define P_HOST_CE P_UNDEF
 863 #endif
 864
 865 #ifndef P_HOST_RD
 866 #define P_HOST_RD P_UNDEF
 867 #endif
 868
 869 #ifndef P_HOST_WR
 870 #define P_HOST_WR P_UNDEF
 871 #endif
 872
 873 #ifndef P_MTXONB
 874 #define P_MTXONB P_UNDEF
 875 #endif
 876
 877 #ifndef P_PPI2_FS2
 878 #define P_PPI2_FS2 P_UNDEF
 879 #endif
 880
 881 #ifndef P_PPI2_FS1
 882 #define P_PPI2_FS1 P_UNDEF
 883 #endif
 884
 885 #ifndef P_PPI2_CLK
 886 #define P_PPI2_CLK P_UNDEF
 887 #endif
 888
 889 #ifndef P_CNT_CZM
 890 #define P_CNT_CZM P_UNDEF
 891 #endif
 892
 893 #ifndef P_UART1_TX
 894 #define P_UART1_TX P_UNDEF
 895 #endif
 896
 897 #ifndef P_UART1_RX
 898 #define P_UART1_RX P_UNDEF
 899 #endif
 900
 901 #ifndef P_ATAPI_RESET
 902 #define P_ATAPI_RESET P_UNDEF
 903 #endif
 904
 905 #ifndef P_HOST_ADDR
 906 #define P_HOST_ADDR P_UNDEF
 907 #endif
 908
 909 #ifndef P_HOST_ACK
 910 #define P_HOST_ACK P_UNDEF
 911 #endif
 912
 913 #ifndef P_MTX
 914 #define P_MTX P_UNDEF
 915 #endif
 916
 917 #ifndef P_MRX
 918 #define P_MRX P_UNDEF
 919 #endif
 920
 921 #ifndef P_MRXONB
 922 #define P_MRXONB P_UNDEF
 923 #endif
 924
 925 #ifndef P_A4
 926 #define P_A4 P_UNDEF
 927 #endif
 928
 929 #ifndef P_A5
 930 #define P_A5 P_UNDEF
 931 #endif
 932
 933 #ifndef P_A6
 934 #define P_A6 P_UNDEF
 935 #endif
 936
 937 #ifndef P_A7
 938 #define P_A7 P_UNDEF
 939 #endif
 940
 941 #ifndef P_A8
 942 #define P_A8 P_UNDEF
 943 #endif
 944
 945 #ifndef P_A9
 946 #define P_A9 P_UNDEF
 947 #endif
 948
 949 #ifndef P_PPI1_FS3
 950 #define P_PPI1_FS3 P_UNDEF
 951 #endif
 952
 953 #ifndef P_PPI2_FS3
 954 #define P_PPI2_FS3 P_UNDEF
 955 #endif
 956
 957 #ifndef P_TMR8
 958 #define P_TMR8 P_UNDEF
 959 #endif
 960
 961 #ifndef P_TMR9
 962 #define P_TMR9 P_UNDEF
 963 #endif
 964
 965 #ifndef P_TMR10
 966 #define P_TMR10 P_UNDEF
 967 #endif
 968 #ifndef P_TMR11
 969 #define P_TMR11 P_UNDEF
 970 #endif
 971
 972 #ifndef P_DMAR0
 973 #define P_DMAR0 P_UNDEF
 974 #endif
 975
 976 #ifndef P_DMAR1
 977 #define P_DMAR1 P_UNDEF
 978 #endif
 979
 980 #ifndef P_PPI0_FS3
 981 #define P_PPI0_FS3 P_UNDEF
 982 #endif
 983
 984 #ifndef P_CNT_CDG
 985 #define P_CNT_CDG P_UNDEF
 986 #endif
 987
 988 #ifndef P_CNT_CUD
 989 #define P_CNT_CUD P_UNDEF
 990 #endif
 991
 992 #ifndef P_A10
 993 #define P_A10 P_UNDEF
 994 #endif
 995
 996 #ifndef P_A11
 997 #define P_A11 P_UNDEF
 998 #endif
 999
1000 #ifndef P_A12
1001 #define P_A12 P_UNDEF
1002 #endif
1003
1004 #ifndef P_A13
1005 #define P_A13 P_UNDEF
1006 #endif
1007
1008 #ifndef P_A14
1009 #define P_A14 P_UNDEF
1010 #endif
1011
1012 #ifndef P_A15
1013 #define P_A15 P_UNDEF
1014 #endif
1015
1016 #ifndef P_A16
1017 #define P_A16 P_UNDEF
1018 #endif
1019
1020 #ifndef P_A17
1021 #define P_A17 P_UNDEF
1022 #endif
1023
1024 #ifndef P_A18
1025 #define P_A18 P_UNDEF
1026 #endif
1027
1028 #ifndef P_A19
1029 #define P_A19 P_UNDEF
1030 #endif
1031
1032 #ifndef P_A20
1033 #define P_A20 P_UNDEF
1034 #endif
1035
1036 #ifndef P_A21
1037 #define P_A21 P_UNDEF
1038 #endif
1039
1040 #ifndef P_A22
1041 #define P_A22 P_UNDEF
1042 #endif
1043
1044 #ifndef P_A23
1045 #define P_A23 P_UNDEF
1046 #endif
1047
1048 #ifndef P_A24
1049 #define P_A24 P_UNDEF
1050 #endif
1051
1052 #ifndef P_A25
1053 #define P_A25 P_UNDEF
1054 #endif
1055
1056 #ifndef P_NOR_CLK
1057 #define P_NOR_CLK P_UNDEF
1058 #endif
1059
1060 #ifndef P_TMRCLK
1061 #define P_TMRCLK P_UNDEF
1062 #endif
1063
1064 #ifndef P_AMC_ARDY_NOR_WAIT
1065 #define P_AMC_ARDY_NOR_WAIT P_UNDEF
1066 #endif
1067
1068 #ifndef P_NAND_CE
1069 #define P_NAND_CE P_UNDEF
1070 #endif
1071
1072 #ifndef P_NAND_RB
1073 #define P_NAND_RB P_UNDEF
1074 #endif
1075
1076 #ifndef P_ATAPI_DIOR
1077 #define P_ATAPI_DIOR P_UNDEF
1078 #endif
1079
1080 #ifndef P_ATAPI_DIOW
1081 #define P_ATAPI_DIOW P_UNDEF
1082 #endif
1083
1084 #ifndef P_ATAPI_CS0
1085 #define P_ATAPI_CS0 P_UNDEF
1086 #endif
1087
1088 #ifndef P_ATAPI_CS1
1089 #define P_ATAPI_CS1 P_UNDEF
1090 #endif
1091
1092 #ifndef P_ATAPI_DMACK
1093 #define P_ATAPI_DMACK P_UNDEF
1094 #endif
1095
1096 #ifndef P_ATAPI_DMARQ
1097 #define P_ATAPI_DMARQ P_UNDEF
1098 #endif
1099
1100 #ifndef P_ATAPI_INTRQ
1101 #define P_ATAPI_INTRQ P_UNDEF
1102 #endif
1103
1104 #ifndef P_ATAPI_IORDY
1105 #define P_ATAPI_IORDY P_UNDEF
1106 #endif
1107
1108 #ifndef P_AMC_BR
1109 #define P_AMC_BR P_UNDEF
1110 #endif
1111
1112 #ifndef P_AMC_BG
1113 #define P_AMC_BG P_UNDEF
1114 #endif
1115
1116 #ifndef P_AMC_BGH
1117 #define P_AMC_BGH P_UNDEF
1118 #endif
1119
1120 /* EMAC */
1121
1122 #ifndef P_MII0_ETxD0
1123 #define P_MII0_ETxD0 P_UNDEF
1124 #endif
1125
1126 #ifndef P_MII0_ETxD1
1127 #define P_MII0_ETxD1 P_UNDEF
1128 #endif
1129
1130 #ifndef P_MII0_ETxD2
1131 #define P_MII0_ETxD2 P_UNDEF
1132 #endif
1133
1134 #ifndef P_MII0_ETxD3
1135 #define P_MII0_ETxD3 P_UNDEF
1136 #endif
1137
1138 #ifndef P_MII0_ETxEN
1139 #define P_MII0_ETxEN P_UNDEF
1140 #endif
1141
1142 #ifndef P_MII0_TxCLK
1143 #define P_MII0_TxCLK P_UNDEF
1144 #endif
1145
1146 #ifndef P_MII0_PHYINT
1147 #define P_MII0_PHYINT P_UNDEF
1148 #endif
1149
1150 #ifndef P_MII0_COL
1151 #define P_MII0_COL P_UNDEF
1152 #endif
1153
1154 #ifndef P_MII0_ERxD0
1155 #define P_MII0_ERxD0 P_UNDEF
1156 #endif
1157
1158 #ifndef P_MII0_ERxD1
1159 #define P_MII0_ERxD1 P_UNDEF
1160 #endif
1161
1162 #ifndef P_MII0_ERxD2
1163 #define P_MII0_ERxD2 P_UNDEF
1164 #endif
1165
1166 #ifndef P_MII0_ERxD3
1167 #define P_MII0_ERxD3 P_UNDEF
1168 #endif
1169
1170 #ifndef P_MII0_ERxDV
1171 #define P_MII0_ERxDV P_UNDEF
1172 #endif
1173
1174 #ifndef P_MII0_ERxCLK
1175 #define P_MII0_ERxCLK P_UNDEF
1176 #endif
1177
1178 #ifndef P_MII0_ERxER
1179 #define P_MII0_ERxER P_UNDEF
1180 #endif
1181
1182 #ifndef P_MII0_CRS
1183 #define P_MII0_CRS P_UNDEF
1184 #endif
1185
1186 #ifndef P_RMII0_REF_CLK
1187 #define P_RMII0_REF_CLK P_UNDEF
1188 #endif
1189
1190 #ifndef P_RMII0_MDINT
1191 #define P_RMII0_MDINT P_UNDEF
1192 #endif
1193
1194 #ifndef P_RMII0_CRS_DV
1195 #define P_RMII0_CRS_DV P_UNDEF
1196 #endif
1197
1198 #ifndef P_MDC
1199 #define P_MDC P_UNDEF
1200 #endif
1201
1202 #ifndef P_MDIO
1203 #define P_MDIO P_UNDEF
1204 #endif
1205
1206 #endif                          /* _PORTMUX_H_ */