drivers/net/ethernet/ti/davinci_emac.c

   1 /*
   2  * DaVinci Ethernet Medium Access Controller
   3  *
   4  * DaVinci EMAC is based upon CPPI 3.0 TI DMA engine
   5  *
   6  * Copyright (C) 2009 Texas Instruments.
   7  *
   8  * ---------------------------------------------------------------------------
   9  *
  10  * This program is free software; you can redistribute it and/or modify
  11  * it under the terms of the GNU General Public License as published by
  12  * the Free Software Foundation; either version 2 of the License, or
  13  * (at your option) any later version.
  14  *
  15  * This program is distributed in the hope that it will be useful,
  16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  18  * GNU General Public License for more details.
  19  *
  20  * You should have received a copy of the GNU General Public License
  21  * along with this program; if not, write to the Free Software
  22  * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
  23  * ---------------------------------------------------------------------------
  24  * History:
  25  * 0-5 A number of folks worked on this driver in bits and pieces but the major
  26  *     contribution came from Suraj Iyer and Anant Gole
  27  * 6.0 Anant Gole - rewrote the driver as per Linux conventions
  28  * 6.1 Chaithrika U S - added support for Gigabit and RMII features,
  29  *     PHY layer usage
  30  */
  31
  32 #include <linux/module.h>
  33 #include <linux/kernel.h>
  34 #include <linux/sched.h>
  35 #include <linux/string.h>
  36 #include <linux/timer.h>
  37 #include <linux/errno.h>
  38 #include <linux/in.h>
  39 #include <linux/ioport.h>
  40 #include <linux/slab.h>
  41 #include <linux/mm.h>
  42 #include <linux/interrupt.h>
  43 #include <linux/init.h>
  44 #include <linux/netdevice.h>
  45 #include <linux/etherdevice.h>
  46 #include <linux/skbuff.h>
  47 #include <linux/ethtool.h>
  48 #include <linux/highmem.h>
  49 #include <linux/proc_fs.h>
  50 #include <linux/ctype.h>
  51 #include <linux/spinlock.h>
  52 #include <linux/dma-mapping.h>
  53 #include <linux/clk.h>
  54 #include <linux/platform_device.h>
  55 #include <linux/semaphore.h>
  56 #include <linux/phy.h>
  57 #include <linux/bitops.h>
  58 #include <linux/io.h>
  59 #include <linux/uaccess.h>
  60 #include <linux/pm_runtime.h>
  61 #include <linux/davinci_emac.h>
  62 #include <linux/of.h>
  63 #include <linux/of_address.h>
  64 #include <linux/of_device.h>
  65 #include <linux/of_irq.h>
  66 #include <linux/of_net.h>
  67
  68 #include <asm/irq.h>
  69 #include <asm/page.h>
  70
  71 #include "davinci_cpdma.h"
  72
  73 static int debug_level;
  74 module_param(debug_level, int, 0);
  75 MODULE_PARM_DESC(debug_level, "DaVinci EMAC debug level (NETIF_MSG bits)");
  76
  77 /* Netif debug messages possible */
  78 #define DAVINCI_EMAC_DEBUG      (NETIF_MSG_DRV | \
  79                                 NETIF_MSG_PROBE | \
  80                                 NETIF_MSG_LINK | \
  81                                 NETIF_MSG_TIMER | \
  82                                 NETIF_MSG_IFDOWN | \
  83                                 NETIF_MSG_IFUP | \
  84                                 NETIF_MSG_RX_ERR | \
  85                                 NETIF_MSG_TX_ERR | \
  86                                 NETIF_MSG_TX_QUEUED | \
  87                                 NETIF_MSG_INTR | \
  88                                 NETIF_MSG_TX_DONE | \
  89                                 NETIF_MSG_RX_STATUS | \
  90                                 NETIF_MSG_PKTDATA | \
  91                                 NETIF_MSG_HW | \
  92                                 NETIF_MSG_WOL)
  93
  94 /* version info */
  95 #define EMAC_MAJOR_VERSION      6
  96 #define EMAC_MINOR_VERSION      1
  97 #define EMAC_MODULE_VERSION     "6.1"
  98 MODULE_VERSION(EMAC_MODULE_VERSION);
  99 static const char emac_version_string[] = "TI DaVinci EMAC Linux v6.1";
 100
 101 /* Configuration items */
 102 #define EMAC_DEF_PASS_CRC               (0) /* Do not pass CRC up to frames */
 103 #define EMAC_DEF_QOS_EN                 (0) /* EMAC proprietary QoS disabled */
 104 #define EMAC_DEF_NO_BUFF_CHAIN          (0) /* No buffer chain */
 105 #define EMAC_DEF_MACCTRL_FRAME_EN       (0) /* Discard Maccontrol frames */
 106 #define EMAC_DEF_SHORT_FRAME_EN         (0) /* Discard short frames */
 107 #define EMAC_DEF_ERROR_FRAME_EN         (0) /* Discard error frames */
 108 #define EMAC_DEF_PROM_EN                (0) /* Promiscuous disabled */
 109 #define EMAC_DEF_PROM_CH                (0) /* Promiscuous channel is 0 */
 110 #define EMAC_DEF_BCAST_EN               (1) /* Broadcast enabled */
 111 #define EMAC_DEF_BCAST_CH               (0) /* Broadcast channel is 0 */
 112 #define EMAC_DEF_MCAST_EN               (1) /* Multicast enabled */
 113 #define EMAC_DEF_MCAST_CH               (0) /* Multicast channel is 0 */
 114
 115 #define EMAC_DEF_TXPRIO_FIXED           (1) /* TX Priority is fixed */
 116 #define EMAC_DEF_TXPACING_EN            (0) /* TX pacing NOT supported*/
 117
 118 #define EMAC_DEF_BUFFER_OFFSET          (0) /* Buffer offset to DMA (future) */
 119 #define EMAC_DEF_MIN_ETHPKTSIZE         (60) /* Minimum ethernet pkt size */
 120 #define EMAC_DEF_MAX_FRAME_SIZE         (1500 + 14 + 4 + 4)
 121 #define EMAC_DEF_TX_CH                  (0) /* Default 0th channel */
 122 #define EMAC_DEF_RX_CH                  (0) /* Default 0th channel */
 123 #define EMAC_DEF_RX_NUM_DESC            (128)
 124 #define EMAC_DEF_MAX_TX_CH              (1) /* Max TX channels configured */
 125 #define EMAC_DEF_MAX_RX_CH              (1) /* Max RX channels configured */
 126 #define EMAC_POLL_WEIGHT                (64) /* Default NAPI poll weight */
 127
 128 /* Buffer descriptor parameters */
 129 #define EMAC_DEF_TX_MAX_SERVICE         (32) /* TX max service BD's */
 130 #define EMAC_DEF_RX_MAX_SERVICE         (64) /* should = netdev->weight */
 131
 132 /* EMAC register related defines */
 133 #define EMAC_ALL_MULTI_REG_VALUE        (0xFFFFFFFF)
 134 #define EMAC_NUM_MULTICAST_BITS         (64)
 135 #define EMAC_TX_CONTROL_TX_ENABLE_VAL   (0x1)
 136 #define EMAC_RX_CONTROL_RX_ENABLE_VAL   (0x1)
 137 #define EMAC_MAC_HOST_ERR_INTMASK_VAL   (0x2)
 138 #define EMAC_RX_UNICAST_CLEAR_ALL       (0xFF)
 139 #define EMAC_INT_MASK_CLEAR             (0xFF)
 140
 141 /* RX MBP register bit positions */
 142 #define EMAC_RXMBP_PASSCRC_MASK         BIT(30)
 143 #define EMAC_RXMBP_QOSEN_MASK           BIT(29)
 144 #define EMAC_RXMBP_NOCHAIN_MASK         BIT(28)
 145 #define EMAC_RXMBP_CMFEN_MASK           BIT(24)
 146 #define EMAC_RXMBP_CSFEN_MASK           BIT(23)
 147 #define EMAC_RXMBP_CEFEN_MASK           BIT(22)
 148 #define EMAC_RXMBP_CAFEN_MASK           BIT(21)
 149 #define EMAC_RXMBP_PROMCH_SHIFT         (16)
 150 #define EMAC_RXMBP_PROMCH_MASK          (0x7 << 16)
 151 #define EMAC_RXMBP_BROADEN_MASK         BIT(13)
 152 #define EMAC_RXMBP_BROADCH_SHIFT        (8)
 153 #define EMAC_RXMBP_BROADCH_MASK         (0x7 << 8)
 154 #define EMAC_RXMBP_MULTIEN_MASK         BIT(5)
 155 #define EMAC_RXMBP_MULTICH_SHIFT        (0)
 156 #define EMAC_RXMBP_MULTICH_MASK         (0x7)
 157 #define EMAC_RXMBP_CHMASK               (0x7)
 158
 159 /* EMAC register definitions/bit maps used */
 160 # define EMAC_MBP_RXPROMISC             (0x00200000)
 161 # define EMAC_MBP_PROMISCCH(ch)         (((ch) & 0x7) << 16)
 162 # define EMAC_MBP_RXBCAST               (0x00002000)
 163 # define EMAC_MBP_BCASTCHAN(ch)         (((ch) & 0x7) << 8)
 164 # define EMAC_MBP_RXMCAST               (0x00000020)
 165 # define EMAC_MBP_MCASTCHAN(ch)         ((ch) & 0x7)
 166
 167 /* EMAC mac_control register */
 168 #define EMAC_MACCONTROL_TXPTYPE         BIT(9)
 169 #define EMAC_MACCONTROL_TXPACEEN        BIT(6)
 170 #define EMAC_MACCONTROL_GMIIEN          BIT(5)
 171 #define EMAC_MACCONTROL_GIGABITEN       BIT(7)
 172 #define EMAC_MACCONTROL_FULLDUPLEXEN    BIT(0)
 173 #define EMAC_MACCONTROL_RMIISPEED_MASK  BIT(15)
 174
 175 /* GIGABIT MODE related bits */
 176 #define EMAC_DM646X_MACCONTORL_GIG      BIT(7)
 177 #define EMAC_DM646X_MACCONTORL_GIGFORCE BIT(17)
 178
 179 /* EMAC mac_status register */
 180 #define EMAC_MACSTATUS_TXERRCODE_MASK   (0xF00000)
 181 #define EMAC_MACSTATUS_TXERRCODE_SHIFT  (20)
 182 #define EMAC_MACSTATUS_TXERRCH_MASK     (0x7)
 183 #define EMAC_MACSTATUS_TXERRCH_SHIFT    (16)
 184 #define EMAC_MACSTATUS_RXERRCODE_MASK   (0xF000)
 185 #define EMAC_MACSTATUS_RXERRCODE_SHIFT  (12)
 186 #define EMAC_MACSTATUS_RXERRCH_MASK     (0x7)
 187 #define EMAC_MACSTATUS_RXERRCH_SHIFT    (8)
 188
 189 /* EMAC RX register masks */
 190 #define EMAC_RX_MAX_LEN_MASK            (0xFFFF)
 191 #define EMAC_RX_BUFFER_OFFSET_MASK      (0xFFFF)
 192
 193 /* MAC_IN_VECTOR (0x180) register bit fields */
 194 #define EMAC_DM644X_MAC_IN_VECTOR_HOST_INT      BIT(17)
 195 #define EMAC_DM644X_MAC_IN_VECTOR_STATPEND_INT  BIT(16)
 196 #define EMAC_DM644X_MAC_IN_VECTOR_RX_INT_VEC    BIT(8)
 197 #define EMAC_DM644X_MAC_IN_VECTOR_TX_INT_VEC    BIT(0)
 198
 199 /** NOTE:: For DM646x the IN_VECTOR has changed */
 200 #define EMAC_DM646X_MAC_IN_VECTOR_RX_INT_VEC    BIT(EMAC_DEF_RX_CH)
 201 #define EMAC_DM646X_MAC_IN_VECTOR_TX_INT_VEC    BIT(16 + EMAC_DEF_TX_CH)
 202 #define EMAC_DM646X_MAC_IN_VECTOR_HOST_INT      BIT(26)
 203 #define EMAC_DM646X_MAC_IN_VECTOR_STATPEND_INT  BIT(27)
 204
 205 /* CPPI bit positions */
 206 #define EMAC_CPPI_SOP_BIT               BIT(31)
 207 #define EMAC_CPPI_EOP_BIT               BIT(30)
 208 #define EMAC_CPPI_OWNERSHIP_BIT         BIT(29)
 209 #define EMAC_CPPI_EOQ_BIT               BIT(28)
 210 #define EMAC_CPPI_TEARDOWN_COMPLETE_BIT BIT(27)
 211 #define EMAC_CPPI_PASS_CRC_BIT          BIT(26)
 212 #define EMAC_RX_BD_BUF_SIZE             (0xFFFF)
 213 #define EMAC_BD_LENGTH_FOR_CACHE        (16) /* only CPPI bytes */
 214 #define EMAC_RX_BD_PKT_LENGTH_MASK      (0xFFFF)
 215
 216 /* Max hardware defines */
 217 #define EMAC_MAX_TXRX_CHANNELS           (8)  /* Max hardware channels */
 218 #define EMAC_DEF_MAX_MULTICAST_ADDRESSES (64) /* Max mcast addr's */
 219
 220 /* EMAC Peripheral Device Register Memory Layout structure */
 221 #define EMAC_MACINVECTOR        0x90
 222
 223 #define EMAC_DM646X_MACEOIVECTOR        0x94
 224
 225 #define EMAC_MACINTSTATRAW      0xB0
 226 #define EMAC_MACINTSTATMASKED   0xB4
 227 #define EMAC_MACINTMASKSET      0xB8
 228 #define EMAC_MACINTMASKCLEAR    0xBC
 229
 230 #define EMAC_RXMBPENABLE        0x100
 231 #define EMAC_RXUNICASTSET       0x104
 232 #define EMAC_RXUNICASTCLEAR     0x108
 233 #define EMAC_RXMAXLEN           0x10C
 234 #define EMAC_RXBUFFEROFFSET     0x110
 235 #define EMAC_RXFILTERLOWTHRESH  0x114
 236
 237 #define EMAC_MACCONTROL         0x160
 238 #define EMAC_MACSTATUS          0x164
 239 #define EMAC_EMCONTROL          0x168
 240 #define EMAC_FIFOCONTROL        0x16C
 241 #define EMAC_MACCONFIG          0x170
 242 #define EMAC_SOFTRESET          0x174
 243 #define EMAC_MACSRCADDRLO       0x1D0
 244 #define EMAC_MACSRCADDRHI       0x1D4
 245 #define EMAC_MACHASH1           0x1D8
 246 #define EMAC_MACHASH2           0x1DC
 247 #define EMAC_MACADDRLO          0x500
 248 #define EMAC_MACADDRHI          0x504
 249 #define EMAC_MACINDEX           0x508
 250
 251 /* EMAC statistics registers */
 252 #define EMAC_RXGOODFRAMES       0x200
 253 #define EMAC_RXBCASTFRAMES      0x204
 254 #define EMAC_RXMCASTFRAMES      0x208
 255 #define EMAC_RXPAUSEFRAMES      0x20C
 256 #define EMAC_RXCRCERRORS        0x210
 257 #define EMAC_RXALIGNCODEERRORS  0x214
 258 #define EMAC_RXOVERSIZED        0x218
 259 #define EMAC_RXJABBER           0x21C
 260 #define EMAC_RXUNDERSIZED       0x220
 261 #define EMAC_RXFRAGMENTS        0x224
 262 #define EMAC_RXFILTERED         0x228
 263 #define EMAC_RXQOSFILTERED      0x22C
 264 #define EMAC_RXOCTETS           0x230
 265 #define EMAC_TXGOODFRAMES       0x234
 266 #define EMAC_TXBCASTFRAMES      0x238
 267 #define EMAC_TXMCASTFRAMES      0x23C
 268 #define EMAC_TXPAUSEFRAMES      0x240
 269 #define EMAC_TXDEFERRED         0x244
 270 #define EMAC_TXCOLLISION        0x248
 271 #define EMAC_TXSINGLECOLL       0x24C
 272 #define EMAC_TXMULTICOLL        0x250
 273 #define EMAC_TXEXCESSIVECOLL    0x254
 274 #define EMAC_TXLATECOLL         0x258
 275 #define EMAC_TXUNDERRUN         0x25C
 276 #define EMAC_TXCARRIERSENSE     0x260
 277 #define EMAC_TXOCTETS           0x264
 278 #define EMAC_NETOCTETS          0x280
 279 #define EMAC_RXSOFOVERRUNS      0x284
 280 #define EMAC_RXMOFOVERRUNS      0x288
 281 #define EMAC_RXDMAOVERRUNS      0x28C
 282
 283 /* EMAC DM644x control registers */
 284 #define EMAC_CTRL_EWCTL         (0x4)
 285 #define EMAC_CTRL_EWINTTCNT     (0x8)
 286
 287 /* EMAC DM644x control module masks */
 288 #define EMAC_DM644X_EWINTCNT_MASK       0x1FFFF
 289 #define EMAC_DM644X_INTMIN_INTVL        0x1
 290 #define EMAC_DM644X_INTMAX_INTVL        (EMAC_DM644X_EWINTCNT_MASK)
 291
 292 /* EMAC DM646X control module registers */
 293 #define EMAC_DM646X_CMINTCTRL   0x0C
 294 #define EMAC_DM646X_CMRXINTEN   0x14
 295 #define EMAC_DM646X_CMTXINTEN   0x18
 296 #define EMAC_DM646X_CMRXINTMAX  0x70
 297 #define EMAC_DM646X_CMTXINTMAX  0x74
 298
 299 /* EMAC DM646X control module masks */
 300 #define EMAC_DM646X_INTPACEEN           (0x3 << 16)
 301 #define EMAC_DM646X_INTPRESCALE_MASK    (0x7FF << 0)
 302 #define EMAC_DM646X_CMINTMAX_CNT        63
 303 #define EMAC_DM646X_CMINTMIN_CNT        2
 304 #define EMAC_DM646X_CMINTMAX_INTVL      (1000 / EMAC_DM646X_CMINTMIN_CNT)
 305 #define EMAC_DM646X_CMINTMIN_INTVL      ((1000 / EMAC_DM646X_CMINTMAX_CNT) + 1)
 306
 307
 308 /* EMAC EOI codes for C0 */
 309 #define EMAC_DM646X_MAC_EOI_C0_RXEN     (0x01)
 310 #define EMAC_DM646X_MAC_EOI_C0_TXEN     (0x02)
 311
 312 /* EMAC Stats Clear Mask */
 313 #define EMAC_STATS_CLR_MASK    (0xFFFFFFFF)
 314
 315 /* emac_priv: EMAC private data structure
 316  *
 317  * EMAC adapter private data structure
 318  */
 319 struct emac_priv {
 320         u32 msg_enable;
 321         struct net_device *ndev;
 322         struct platform_device *pdev;
 323         struct napi_struct napi;
 324         char mac_addr[6];
 325         void __iomem *remap_addr;
 326         u32 emac_base_phys;
 327         void __iomem *emac_base;
 328         void __iomem *ctrl_base;
 329         struct cpdma_ctlr *dma;
 330         struct cpdma_chan *txchan;
 331         struct cpdma_chan *rxchan;
 332         u32 link; /* 1=link on, 0=link off */
 333         u32 speed; /* 0=Auto Neg, 1=No PHY, 10,100, 1000 - mbps */
 334         u32 duplex; /* Link duplex: 0=Half, 1=Full */
 335         u32 rx_buf_size;
 336         u32 isr_count;
 337         u32 coal_intvl;
 338         u32 bus_freq_mhz;
 339         u8 rmii_en;
 340         u8 version;
 341         u32 mac_hash1;
 342         u32 mac_hash2;
 343         u32 multicast_hash_cnt[EMAC_NUM_MULTICAST_BITS];
 344         u32 rx_addr_type;
 345         const char *phy_id;
 346 #ifdef CONFIG_OF
 347         struct device_node *phy_node;
 348 #endif
 349         struct phy_device *phydev;
 350         spinlock_t lock;
 351         /*platform specific members*/
 352         void (*int_enable) (void);
 353         void (*int_disable) (void);
 354 };
 355
 356 /* EMAC TX Host Error description strings */
 357 static char *emac_txhost_errcodes[16] = {
 358         "No error", "SOP error", "Ownership bit not set in SOP buffer",
 359         "Zero Next Buffer Descriptor Pointer Without EOP",
 360         "Zero Buffer Pointer", "Zero Buffer Length", "Packet Length Error",
 361         "Reserved", "Reserved", "Reserved", "Reserved", "Reserved",
 362         "Reserved", "Reserved", "Reserved", "Reserved"
 363 };
 364
 365 /* EMAC RX Host Error description strings */
 366 static char *emac_rxhost_errcodes[16] = {
 367         "No error", "Reserved", "Ownership bit not set in input buffer",
 368         "Reserved", "Zero Buffer Pointer", "Reserved", "Reserved",
 369         "Reserved", "Reserved", "Reserved", "Reserved", "Reserved",
 370         "Reserved", "Reserved", "Reserved", "Reserved"
 371 };
 372
 373 /* Helper macros */
 374 #define emac_read(reg)            ioread32(priv->emac_base + (reg))
 375 #define emac_write(reg, val)      iowrite32(val, priv->emac_base + (reg))
 376
 377 #define emac_ctrl_read(reg)       ioread32((priv->ctrl_base + (reg)))
 378 #define emac_ctrl_write(reg, val) iowrite32(val, (priv->ctrl_base + (reg)))
 379
 380 /**
 381  * emac_dump_regs - Dump important EMAC registers to debug terminal
 382  * @priv: The DaVinci EMAC private adapter structure
 383  *
 384  * Executes ethtool set cmd & sets phy mode
 385  *
 386  */
 387 static void emac_dump_regs(struct emac_priv *priv)
 388 {
 389         struct device *emac_dev = &priv->ndev->dev;
 390
 391         /* Print important registers in EMAC */
 392         dev_info(emac_dev, "EMAC Basic registers\n");
 393         if (priv->version == EMAC_VERSION_1) {
 394                 dev_info(emac_dev, "EMAC: EWCTL: %08X, EWINTTCNT: %08X\n",
 395                         emac_ctrl_read(EMAC_CTRL_EWCTL),
 396                         emac_ctrl_read(EMAC_CTRL_EWINTTCNT));
 397         }
 398         dev_info(emac_dev, "EMAC: EmuControl:%08X, FifoControl: %08X\n",
 399                 emac_read(EMAC_EMCONTROL), emac_read(EMAC_FIFOCONTROL));
 400         dev_info(emac_dev, "EMAC: MBPEnable:%08X, RXUnicastSet: %08X, "\
 401                 "RXMaxLen=%08X\n", emac_read(EMAC_RXMBPENABLE),
 402                 emac_read(EMAC_RXUNICASTSET), emac_read(EMAC_RXMAXLEN));
 403         dev_info(emac_dev, "EMAC: MacControl:%08X, MacStatus: %08X, "\
 404                 "MacConfig=%08X\n", emac_read(EMAC_MACCONTROL),
 405                 emac_read(EMAC_MACSTATUS), emac_read(EMAC_MACCONFIG));
 406         dev_info(emac_dev, "EMAC Statistics\n");
 407         dev_info(emac_dev, "EMAC: rx_good_frames:%d\n",
 408                 emac_read(EMAC_RXGOODFRAMES));
 409         dev_info(emac_dev, "EMAC: rx_broadcast_frames:%d\n",
 410                 emac_read(EMAC_RXBCASTFRAMES));
 411         dev_info(emac_dev, "EMAC: rx_multicast_frames:%d\n",
 412                 emac_read(EMAC_RXMCASTFRAMES));
 413         dev_info(emac_dev, "EMAC: rx_pause_frames:%d\n",
 414                 emac_read(EMAC_RXPAUSEFRAMES));
 415         dev_info(emac_dev, "EMAC: rx_crcerrors:%d\n",
 416                 emac_read(EMAC_RXCRCERRORS));
 417         dev_info(emac_dev, "EMAC: rx_align_code_errors:%d\n",
 418                 emac_read(EMAC_RXALIGNCODEERRORS));
 419         dev_info(emac_dev, "EMAC: rx_oversized_frames:%d\n",
 420                 emac_read(EMAC_RXOVERSIZED));
 421         dev_info(emac_dev, "EMAC: rx_jabber_frames:%d\n",
 422                 emac_read(EMAC_RXJABBER));
 423         dev_info(emac_dev, "EMAC: rx_undersized_frames:%d\n",
 424                 emac_read(EMAC_RXUNDERSIZED));
 425         dev_info(emac_dev, "EMAC: rx_fragments:%d\n",
 426                 emac_read(EMAC_RXFRAGMENTS));
 427         dev_info(emac_dev, "EMAC: rx_filtered_frames:%d\n",
 428                 emac_read(EMAC_RXFILTERED));
 429         dev_info(emac_dev, "EMAC: rx_qos_filtered_frames:%d\n",
 430                 emac_read(EMAC_RXQOSFILTERED));
 431         dev_info(emac_dev, "EMAC: rx_octets:%d\n",
 432                 emac_read(EMAC_RXOCTETS));
 433         dev_info(emac_dev, "EMAC: tx_goodframes:%d\n",
 434                 emac_read(EMAC_TXGOODFRAMES));
 435         dev_info(emac_dev, "EMAC: tx_bcastframes:%d\n",
 436                 emac_read(EMAC_TXBCASTFRAMES));
 437         dev_info(emac_dev, "EMAC: tx_mcastframes:%d\n",
 438                 emac_read(EMAC_TXMCASTFRAMES));
 439         dev_info(emac_dev, "EMAC: tx_pause_frames:%d\n",
 440                 emac_read(EMAC_TXPAUSEFRAMES));
 441         dev_info(emac_dev, "EMAC: tx_deferred_frames:%d\n",
 442                 emac_read(EMAC_TXDEFERRED));
 443         dev_info(emac_dev, "EMAC: tx_collision_frames:%d\n",
 444                 emac_read(EMAC_TXCOLLISION));
 445         dev_info(emac_dev, "EMAC: tx_single_coll_frames:%d\n",
 446                 emac_read(EMAC_TXSINGLECOLL));
 447         dev_info(emac_dev, "EMAC: tx_mult_coll_frames:%d\n",
 448                 emac_read(EMAC_TXMULTICOLL));
 449         dev_info(emac_dev, "EMAC: tx_excessive_collisions:%d\n",
 450                 emac_read(EMAC_TXEXCESSIVECOLL));
 451         dev_info(emac_dev, "EMAC: tx_late_collisions:%d\n",
 452                 emac_read(EMAC_TXLATECOLL));
 453         dev_info(emac_dev, "EMAC: tx_underrun:%d\n",
 454                 emac_read(EMAC_TXUNDERRUN));
 455         dev_info(emac_dev, "EMAC: tx_carrier_sense_errors:%d\n",
 456                 emac_read(EMAC_TXCARRIERSENSE));
 457         dev_info(emac_dev, "EMAC: tx_octets:%d\n",
 458                 emac_read(EMAC_TXOCTETS));
 459         dev_info(emac_dev, "EMAC: net_octets:%d\n",
 460                 emac_read(EMAC_NETOCTETS));
 461         dev_info(emac_dev, "EMAC: rx_sof_overruns:%d\n",
 462                 emac_read(EMAC_RXSOFOVERRUNS));
 463         dev_info(emac_dev, "EMAC: rx_mof_overruns:%d\n",
 464                 emac_read(EMAC_RXMOFOVERRUNS));
 465         dev_info(emac_dev, "EMAC: rx_dma_overruns:%d\n",
 466                 emac_read(EMAC_RXDMAOVERRUNS));
 467
 468         cpdma_ctlr_dump(priv->dma);
 469 }
 470
 471 /**
 472  * emac_get_drvinfo - Get EMAC driver information
 473  * @ndev: The DaVinci EMAC network adapter
 474  * @info: ethtool info structure containing name and version
 475  *
 476  * Returns EMAC driver information (name and version)
 477  *
 478  */
 479 static void emac_get_drvinfo(struct net_device *ndev,
 480                              struct ethtool_drvinfo *info)
 481 {
 482         strlcpy(info->driver, emac_version_string, sizeof(info->driver));
 483         strlcpy(info->version, EMAC_MODULE_VERSION, sizeof(info->version));
 484 }
 485
 486 /**
 487  * emac_get_settings - Get EMAC settings
 488  * @ndev: The DaVinci EMAC network adapter
 489  * @ecmd: ethtool command
 490  *
 491  * Executes ethool get command
 492  *
 493  */
 494 static int emac_get_settings(struct net_device *ndev,
 495                              struct ethtool_cmd *ecmd)
 496 {
 497         struct emac_priv *priv = netdev_priv(ndev);
 498         if (priv->phydev)
 499                 return phy_ethtool_gset(priv->phydev, ecmd);
 500         else
 501                 return -EOPNOTSUPP;
 502
 503 }
 504
 505 /**
 506  * emac_set_settings - Set EMAC settings
 507  * @ndev: The DaVinci EMAC network adapter
 508  * @ecmd: ethtool command
 509  *
 510  * Executes ethool set command
 511  *
 512  */
 513 static int emac_set_settings(struct net_device *ndev, struct ethtool_cmd *ecmd)
 514 {
 515         struct emac_priv *priv = netdev_priv(ndev);
 516         if (priv->phydev)
 517                 return phy_ethtool_sset(priv->phydev, ecmd);
 518         else
 519                 return -EOPNOTSUPP;
 520
 521 }
 522
 523 /**
 524  * emac_get_coalesce - Get interrupt coalesce settings for this device
 525  * @ndev : The DaVinci EMAC network adapter
 526  * @coal : ethtool coalesce settings structure
 527  *
 528  * Fetch the current interrupt coalesce settings
 529  *
 530  */
 531 static int emac_get_coalesce(struct net_device *ndev,
 532                                 struct ethtool_coalesce *coal)
 533 {
 534         struct emac_priv *priv = netdev_priv(ndev);
 535
 536         coal->rx_coalesce_usecs = priv->coal_intvl;
 537         return 0;
 538
 539 }
 540
 541 /**
 542  * emac_set_coalesce - Set interrupt coalesce settings for this device
 543  * @ndev : The DaVinci EMAC network adapter
 544  * @coal : ethtool coalesce settings structure
 545  *
 546  * Set interrupt coalesce parameters
 547  *
 548  */
 549 static int emac_set_coalesce(struct net_device *ndev,
 550                                 struct ethtool_coalesce *coal)
 551 {
 552         struct emac_priv *priv = netdev_priv(ndev);
 553         u32 int_ctrl, num_interrupts = 0;
 554         u32 prescale = 0, addnl_dvdr = 1, coal_intvl = 0;
 555
 556         if (!coal->rx_coalesce_usecs)
 557                 return -EINVAL;
 558
 559         coal_intvl = coal->rx_coalesce_usecs;
 560
 561         switch (priv->version) {
 562         case EMAC_VERSION_2:
 563                 int_ctrl =  emac_ctrl_read(EMAC_DM646X_CMINTCTRL);
 564                 prescale = priv->bus_freq_mhz * 4;
 565
 566                 if (coal_intvl < EMAC_DM646X_CMINTMIN_INTVL)
 567                         coal_intvl = EMAC_DM646X_CMINTMIN_INTVL;
 568
 569                 if (coal_intvl > EMAC_DM646X_CMINTMAX_INTVL) {
 570                         /*
 571                          * Interrupt pacer works with 4us Pulse, we can
 572                          * throttle further by dilating the 4us pulse.
 573                          */
 574                         addnl_dvdr = EMAC_DM646X_INTPRESCALE_MASK / prescale;
 575
 576                         if (addnl_dvdr > 1) {
 577                                 prescale *= addnl_dvdr;
 578                                 if (coal_intvl > (EMAC_DM646X_CMINTMAX_INTVL
 579                                                         * addnl_dvdr))
 580                                         coal_intvl = (EMAC_DM646X_CMINTMAX_INTVL
 581                                                         * addnl_dvdr);
 582                         } else {
 583                                 addnl_dvdr = 1;
 584                                 coal_intvl = EMAC_DM646X_CMINTMAX_INTVL;
 585                         }
 586                 }
 587
 588                 num_interrupts = (1000 * addnl_dvdr) / coal_intvl;
 589
 590                 int_ctrl |= EMAC_DM646X_INTPACEEN;
 591                 int_ctrl &= (~EMAC_DM646X_INTPRESCALE_MASK);
 592                 int_ctrl |= (prescale & EMAC_DM646X_INTPRESCALE_MASK);
 593                 emac_ctrl_write(EMAC_DM646X_CMINTCTRL, int_ctrl);
 594
 595                 emac_ctrl_write(EMAC_DM646X_CMRXINTMAX, num_interrupts);
 596                 emac_ctrl_write(EMAC_DM646X_CMTXINTMAX, num_interrupts);
 597
 598                 break;
 599         default:
 600                 int_ctrl = emac_ctrl_read(EMAC_CTRL_EWINTTCNT);
 601                 int_ctrl &= (~EMAC_DM644X_EWINTCNT_MASK);
 602                 prescale = coal_intvl * priv->bus_freq_mhz;
 603                 if (prescale > EMAC_DM644X_EWINTCNT_MASK) {
 604                         prescale = EMAC_DM644X_EWINTCNT_MASK;
 605                         coal_intvl = prescale / priv->bus_freq_mhz;
 606                 }
 607                 emac_ctrl_write(EMAC_CTRL_EWINTTCNT, (int_ctrl | prescale));
 608
 609                 break;
 610         }
 611
 612         printk(KERN_INFO"Set coalesce to %d usecs.\n", coal_intvl);
 613         priv->coal_intvl = coal_intvl;
 614
 615         return 0;
 616
 617 }
 618
 619
 620 /* ethtool_ops: DaVinci EMAC Ethtool structure
 621  *
 622  * Ethtool support for EMAC adapter
 623  */
 624 static const struct ethtool_ops ethtool_ops = {
 625         .get_drvinfo = emac_get_drvinfo,
 626         .get_settings = emac_get_settings,
 627         .set_settings = emac_set_settings,
 628         .get_link = ethtool_op_get_link,
 629         .get_coalesce = emac_get_coalesce,
 630         .set_coalesce =  emac_set_coalesce,
 631         .get_ts_info = ethtool_op_get_ts_info,
 632 };
 633
 634 /**
 635  * emac_update_phystatus - Update Phy status
 636  * @priv: The DaVinci EMAC private adapter structure
 637  *
 638  * Updates phy status and takes action for network queue if required
 639  * based upon link status
 640  *
 641  */
 642 static void emac_update_phystatus(struct emac_priv *priv)
 643 {
 644         u32 mac_control;
 645         u32 new_duplex;
 646         u32 cur_duplex;
 647         struct net_device *ndev = priv->ndev;
 648
 649         mac_control = emac_read(EMAC_MACCONTROL);
 650         cur_duplex = (mac_control & EMAC_MACCONTROL_FULLDUPLEXEN) ?
 651                         DUPLEX_FULL : DUPLEX_HALF;
 652         if (priv->phydev)
 653                 new_duplex = priv->phydev->duplex;
 654         else
 655                 new_duplex = DUPLEX_FULL;
 656
 657         /* We get called only if link has changed (speed/duplex/status) */
 658         if ((priv->link) && (new_duplex != cur_duplex)) {
 659                 priv->duplex = new_duplex;
 660                 if (DUPLEX_FULL == priv->duplex)
 661                         mac_control |= (EMAC_MACCONTROL_FULLDUPLEXEN);
 662                 else
 663                         mac_control &= ~(EMAC_MACCONTROL_FULLDUPLEXEN);
 664         }
 665
 666         if (priv->speed == SPEED_1000 && (priv->version == EMAC_VERSION_2)) {
 667                 mac_control = emac_read(EMAC_MACCONTROL);
 668                 mac_control |= (EMAC_DM646X_MACCONTORL_GIG |
 669                                 EMAC_DM646X_MACCONTORL_GIGFORCE);
 670         } else {
 671                 /* Clear the GIG bit and GIGFORCE bit */
 672                 mac_control &= ~(EMAC_DM646X_MACCONTORL_GIGFORCE |
 673                                         EMAC_DM646X_MACCONTORL_GIG);
 674
 675                 if (priv->rmii_en && (priv->speed == SPEED_100))
 676                         mac_control |= EMAC_MACCONTROL_RMIISPEED_MASK;
 677                 else
 678                         mac_control &= ~EMAC_MACCONTROL_RMIISPEED_MASK;
 679         }
 680
 681         /* Update mac_control if changed */
 682         emac_write(EMAC_MACCONTROL, mac_control);
 683
 684         if (priv->link) {
 685                 /* link ON */
 686                 if (!netif_carrier_ok(ndev))
 687                         netif_carrier_on(ndev);
 688         /* reactivate the transmit queue if it is stopped */
 689                 if (netif_running(ndev) && netif_queue_stopped(ndev))
 690                         netif_wake_queue(ndev);
 691         } else {
 692                 /* link OFF */
 693                 if (netif_carrier_ok(ndev))
 694                         netif_carrier_off(ndev);
 695                 if (!netif_queue_stopped(ndev))
 696                         netif_stop_queue(ndev);
 697         }
 698 }
 699
 700 /**
 701  * hash_get - Calculate hash value from mac address
 702  * @addr: mac address to delete from hash table
 703  *
 704  * Calculates hash value from mac address
 705  *
 706  */
 707 static u32 hash_get(u8 *addr)
 708 {
 709         u32 hash;
 710         u8 tmpval;
 711         int cnt;
 712         hash = 0;
 713
 714         for (cnt = 0; cnt < 2; cnt++) {
 715                 tmpval = *addr++;
 716                 hash ^= (tmpval >> 2) ^ (tmpval << 4);
 717                 tmpval = *addr++;
 718                 hash ^= (tmpval >> 4) ^ (tmpval << 2);
 719                 tmpval = *addr++;
 720                 hash ^= (tmpval >> 6) ^ (tmpval);
 721         }
 722
 723         return hash & 0x3F;
 724 }
 725
 726 /**
 727  * hash_add - Hash function to add mac addr from hash table
 728  * @priv: The DaVinci EMAC private adapter structure
 729  * @mac_addr: mac address to delete from hash table
 730  *
 731  * Adds mac address to the internal hash table
 732  *
 733  */
 734 static int hash_add(struct emac_priv *priv, u8 *mac_addr)
 735 {
 736         struct device *emac_dev = &priv->ndev->dev;
 737         u32 rc = 0;
 738         u32 hash_bit;
 739         u32 hash_value = hash_get(mac_addr);
 740
 741         if (hash_value >= EMAC_NUM_MULTICAST_BITS) {
 742                 if (netif_msg_drv(priv)) {
 743                         dev_err(emac_dev, "DaVinci EMAC: hash_add(): Invalid "\
 744                                 "Hash %08x, should not be greater than %08x",
 745                                 hash_value, (EMAC_NUM_MULTICAST_BITS - 1));
 746                 }
 747                 return -1;
 748         }
 749
 750         /* set the hash bit only if not previously set */
 751         if (priv->multicast_hash_cnt[hash_value] == 0) {
 752                 rc = 1; /* hash value changed */
 753                 if (hash_value < 32) {
 754                         hash_bit = BIT(hash_value);
 755                         priv->mac_hash1 |= hash_bit;
 756                 } else {
 757                         hash_bit = BIT((hash_value - 32));
 758                         priv->mac_hash2 |= hash_bit;
 759                 }
 760         }
 761
 762         /* incr counter for num of mcast addr's mapped to "this" hash bit */
 763         ++priv->multicast_hash_cnt[hash_value];
 764
 765         return rc;
 766 }
 767
 768 /**
 769  * hash_del - Hash function to delete mac addr from hash table
 770  * @priv: The DaVinci EMAC private adapter structure
 771  * @mac_addr: mac address to delete from hash table
 772  *
 773  * Removes mac address from the internal hash table
 774  *
 775  */
 776 static int hash_del(struct emac_priv *priv, u8 *mac_addr)
 777 {
 778         u32 hash_value;
 779         u32 hash_bit;
 780
 781         hash_value = hash_get(mac_addr);
 782         if (priv->multicast_hash_cnt[hash_value] > 0) {
 783                 /* dec cntr for num of mcast addr's mapped to this hash bit */
 784                 --priv->multicast_hash_cnt[hash_value];
 785         }
 786
 787         /* if counter still > 0, at least one multicast address refers
 788          * to this hash bit. so return 0 */
 789         if (priv->multicast_hash_cnt[hash_value] > 0)
 790                 return 0;
 791
 792         if (hash_value < 32) {
 793                 hash_bit = BIT(hash_value);
 794                 priv->mac_hash1 &= ~hash_bit;
 795         } else {
 796                 hash_bit = BIT((hash_value - 32));
 797                 priv->mac_hash2 &= ~hash_bit;
 798         }
 799
 800         /* return 1 to indicate change in mac_hash registers reqd */
 801         return 1;
 802 }
 803
 804 /* EMAC multicast operation */
 805 #define EMAC_MULTICAST_ADD      0
 806 #define EMAC_MULTICAST_DEL      1
 807 #define EMAC_ALL_MULTI_SET      2
 808 #define EMAC_ALL_MULTI_CLR      3
 809
 810 /**
 811  * emac_add_mcast - Set multicast address in the EMAC adapter (Internal)
 812  * @priv: The DaVinci EMAC private adapter structure
 813  * @action: multicast operation to perform
 814  * mac_addr: mac address to set
 815  *
 816  * Set multicast addresses in EMAC adapter - internal function
 817  *
 818  */
 819 static void emac_add_mcast(struct emac_priv *priv, u32 action, u8 *mac_addr)
 820 {
 821         struct device *emac_dev = &priv->ndev->dev;
 822         int update = -1;
 823
 824         switch (action) {
 825         case EMAC_MULTICAST_ADD:
 826                 update = hash_add(priv, mac_addr);
 827                 break;
 828         case EMAC_MULTICAST_DEL:
 829                 update = hash_del(priv, mac_addr);
 830                 break;
 831         case EMAC_ALL_MULTI_SET:
 832                 update = 1;
 833                 priv->mac_hash1 = EMAC_ALL_MULTI_REG_VALUE;
 834                 priv->mac_hash2 = EMAC_ALL_MULTI_REG_VALUE;
 835                 break;
 836         case EMAC_ALL_MULTI_CLR:
 837                 update = 1;
 838                 priv->mac_hash1 = 0;
 839                 priv->mac_hash2 = 0;
 840                 memset(&(priv->multicast_hash_cnt[0]), 0,
 841                 sizeof(priv->multicast_hash_cnt[0]) *
 842                        EMAC_NUM_MULTICAST_BITS);
 843                 break;
 844         default:
 845                 if (netif_msg_drv(priv))
 846                         dev_err(emac_dev, "DaVinci EMAC: add_mcast"\
 847                                 ": bad operation %d", action);
 848                 break;
 849         }
 850
 851         /* write to the hardware only if the register status chances */
 852         if (update > 0) {
 853                 emac_write(EMAC_MACHASH1, priv->mac_hash1);
 854                 emac_write(EMAC_MACHASH2, priv->mac_hash2);
 855         }
 856 }
 857
 858 /**
 859  * emac_dev_mcast_set - Set multicast address in the EMAC adapter
 860  * @ndev: The DaVinci EMAC network adapter
 861  *
 862  * Set multicast addresses in EMAC adapter
 863  *
 864  */
 865 static void emac_dev_mcast_set(struct net_device *ndev)
 866 {
 867         u32 mbp_enable;
 868         struct emac_priv *priv = netdev_priv(ndev);
 869
 870         mbp_enable = emac_read(EMAC_RXMBPENABLE);
 871         if (ndev->flags & IFF_PROMISC) {
 872                 mbp_enable &= (~EMAC_MBP_PROMISCCH(EMAC_DEF_PROM_CH));
 873                 mbp_enable |= (EMAC_MBP_RXPROMISC);
 874         } else {
 875                 mbp_enable = (mbp_enable & ~EMAC_MBP_RXPROMISC);
 876                 if ((ndev->flags & IFF_ALLMULTI) ||
 877                     netdev_mc_count(ndev) > EMAC_DEF_MAX_MULTICAST_ADDRESSES) {
 878                         mbp_enable = (mbp_enable | EMAC_MBP_RXMCAST);
 879                         emac_add_mcast(priv, EMAC_ALL_MULTI_SET, NULL);
 880                 } else if (!netdev_mc_empty(ndev)) {
 881                         struct netdev_hw_addr *ha;
 882
 883                         mbp_enable = (mbp_enable | EMAC_MBP_RXMCAST);
 884                         emac_add_mcast(priv, EMAC_ALL_MULTI_CLR, NULL);
 885                         /* program multicast address list into EMAC hardware */
 886                         netdev_for_each_mc_addr(ha, ndev) {
 887                                 emac_add_mcast(priv, EMAC_MULTICAST_ADD,
 888                                                (u8 *) ha->addr);
 889                         }
 890                 } else {
 891                         mbp_enable = (mbp_enable & ~EMAC_MBP_RXMCAST);
 892                         emac_add_mcast(priv, EMAC_ALL_MULTI_CLR, NULL);
 893                 }
 894         }
 895         /* Set mbp config register */
 896         emac_write(EMAC_RXMBPENABLE, mbp_enable);
 897 }
 898
 899 /*************************************************************************
 900  *  EMAC Hardware manipulation
 901  *************************************************************************/
 902
 903 /**
 904  * emac_int_disable - Disable EMAC module interrupt (from adapter)
 905  * @priv: The DaVinci EMAC private adapter structure
 906  *
 907  * Disable EMAC interrupt on the adapter
 908  *
 909  */
 910 static void emac_int_disable(struct emac_priv *priv)
 911 {
 912         if (priv->version == EMAC_VERSION_2) {
 913                 unsigned long flags;
 914
 915                 local_irq_save(flags);
 916
 917                 /* Program C0_Int_En to zero to turn off
 918                 * interrupts to the CPU */
 919                 emac_ctrl_write(EMAC_DM646X_CMRXINTEN, 0x0);
 920                 emac_ctrl_write(EMAC_DM646X_CMTXINTEN, 0x0);
 921                 /* NOTE: Rx Threshold and Misc interrupts are not disabled */
 922                 if (priv->int_disable)
 923                         priv->int_disable();
 924
 925                 local_irq_restore(flags);
 926
 927         } else {
 928                 /* Set DM644x control registers for interrupt control */
 929                 emac_ctrl_write(EMAC_CTRL_EWCTL, 0x0);
 930         }
 931 }
 932
 933 /**
 934  * emac_int_enable - Enable EMAC module interrupt (from adapter)
 935  * @priv: The DaVinci EMAC private adapter structure
 936  *
 937  * Enable EMAC interrupt on the adapter
 938  *
 939  */
 940 static void emac_int_enable(struct emac_priv *priv)
 941 {
 942         if (priv->version == EMAC_VERSION_2) {
 943                 if (priv->int_enable)
 944                         priv->int_enable();
 945
 946                 emac_ctrl_write(EMAC_DM646X_CMRXINTEN, 0xff);
 947                 emac_ctrl_write(EMAC_DM646X_CMTXINTEN, 0xff);
 948
 949                 /* In addition to turning on interrupt Enable, we need
 950                  * ack by writing appropriate values to the EOI
 951                  * register */
 952
 953                 /* NOTE: Rx Threshold and Misc interrupts are not enabled */
 954
 955                 /* ack rxen only then a new pulse will be generated */
 956                 emac_write(EMAC_DM646X_MACEOIVECTOR,
 957                         EMAC_DM646X_MAC_EOI_C0_RXEN);
 958
 959                 /* ack txen- only then a new pulse will be generated */
 960                 emac_write(EMAC_DM646X_MACEOIVECTOR,
 961                         EMAC_DM646X_MAC_EOI_C0_TXEN);
 962
 963         } else {
 964                 /* Set DM644x control registers for interrupt control */
 965                 emac_ctrl_write(EMAC_CTRL_EWCTL, 0x1);
 966         }
 967 }
 968
 969 /**
 970  * emac_irq - EMAC interrupt handler
 971  * @irq: interrupt number
 972  * @dev_id: EMAC network adapter data structure ptr
 973  *
 974  * EMAC Interrupt handler - we only schedule NAPI and not process any packets
 975  * here. EVen the interrupt status is checked (TX/RX/Err) in NAPI poll function
 976  *
 977  * Returns interrupt handled condition
 978  */
 979 static irqreturn_t emac_irq(int irq, void *dev_id)
 980 {
 981         struct net_device *ndev = (struct net_device *)dev_id;
 982         struct emac_priv *priv = netdev_priv(ndev);
 983
 984         ++priv->isr_count;
 985         if (likely(netif_running(priv->ndev))) {
 986                 emac_int_disable(priv);
 987                 napi_schedule(&priv->napi);
 988         } else {
 989                 /* we are closing down, so dont process anything */
 990         }
 991         return IRQ_HANDLED;
 992 }
 993
 994 static struct sk_buff *emac_rx_alloc(struct emac_priv *priv)
 995 {
 996         struct sk_buff *skb = netdev_alloc_skb(priv->ndev, priv->rx_buf_size);
 997         if (WARN_ON(!skb))
 998                 return NULL;
 999         skb_reserve(skb, NET_IP_ALIGN);
1000         return skb;
1001 }
1002
1003 static void emac_rx_handler(void *token, int len, int status)
1004 {
1005         struct sk_buff          *skb = token;
1006         struct net_device       *ndev = skb->dev;
1007         struct emac_priv        *priv = netdev_priv(ndev);
1008         struct device           *emac_dev = &ndev->dev;
1009         int                     ret;
1010
1011         /* free and bail if we are shutting down */
1012         if (unlikely(!netif_running(ndev))) {
1013                 dev_kfree_skb_any(skb);
1014                 return;
1015         }
1016
1017         /* recycle on receive error */
1018         if (status < 0) {
1019                 ndev->stats.rx_errors++;
1020                 goto recycle;
1021         }
1022
1023         /* feed received packet up the stack */
1024         skb_put(skb, len);
1025         skb->protocol = eth_type_trans(skb, ndev);
1026         netif_receive_skb(skb);
1027         ndev->stats.rx_bytes += len;
1028         ndev->stats.rx_packets++;
1029
1030         /* alloc a new packet for receive */
1031         skb = emac_rx_alloc(priv);
1032         if (!skb) {
1033                 if (netif_msg_rx_err(priv) && net_ratelimit())
1034                         dev_err(emac_dev, "failed rx buffer alloc\n");
1035                 return;
1036         }
1037
1038 recycle:
1039         ret = cpdma_chan_submit(priv->rxchan, skb, skb->data,
1040                         skb_tailroom(skb), 0);
1041
1042         WARN_ON(ret == -ENOMEM);
1043         if (unlikely(ret < 0))
1044                 dev_kfree_skb_any(skb);
1045 }
1046
1047 static void emac_tx_handler(void *token, int len, int status)
1048 {
1049         struct sk_buff          *skb = token;
1050         struct net_device       *ndev = skb->dev;
1051
1052         /* Check whether the queue is stopped due to stalled tx dma, if the
1053          * queue is stopped then start the queue as we have free desc for tx
1054          */
1055         if (unlikely(netif_queue_stopped(ndev)))
1056                 netif_wake_queue(ndev);
1057         ndev->stats.tx_packets++;
1058         ndev->stats.tx_bytes += len;
1059         dev_kfree_skb_any(skb);
1060 }
1061
1062 /**
1063  * emac_dev_xmit - EMAC Transmit function
1064  * @skb: SKB pointer
1065  * @ndev: The DaVinci EMAC network adapter
1066  *
1067  * Called by the system to transmit a packet  - we queue the packet in
1068  * EMAC hardware transmit queue
1069  *
1070  * Returns success(NETDEV_TX_OK) or error code (typically out of desc's)
1071  */
1072 static int emac_dev_xmit(struct sk_buff *skb, struct net_device *ndev)
1073 {
1074         struct device *emac_dev = &ndev->dev;
1075         int ret_code;
1076         struct emac_priv *priv = netdev_priv(ndev);
1077
1078         /* If no link, return */
1079         if (unlikely(!priv->link)) {
1080                 if (netif_msg_tx_err(priv) && net_ratelimit())
1081                         dev_err(emac_dev, "DaVinci EMAC: No link to transmit");
1082                 goto fail_tx;
1083         }
1084
1085         ret_code = skb_padto(skb, EMAC_DEF_MIN_ETHPKTSIZE);
1086         if (unlikely(ret_code < 0)) {
1087                 if (netif_msg_tx_err(priv) && net_ratelimit())
1088                         dev_err(emac_dev, "DaVinci EMAC: packet pad failed");
1089                 goto fail_tx;
1090         }
1091
1092         skb_tx_timestamp(skb);
1093
1094         ret_code = cpdma_chan_submit(priv->txchan, skb, skb->data, skb->len,
1095                                      0);
1096         if (unlikely(ret_code != 0)) {
1097                 if (netif_msg_tx_err(priv) && net_ratelimit())
1098                         dev_err(emac_dev, "DaVinci EMAC: desc submit failed");
1099                 goto fail_tx;
1100         }
1101
1102         /* If there is no more tx desc left free then we need to
1103          * tell the kernel to stop sending us tx frames.
1104          */
1105         if (unlikely(!cpdma_check_free_tx_desc(priv->txchan)))
1106                 netif_stop_queue(ndev);
1107
1108         return NETDEV_TX_OK;
1109
1110 fail_tx:
1111         ndev->stats.tx_dropped++;
1112         netif_stop_queue(ndev);
1113         return NETDEV_TX_BUSY;
1114 }
1115
1116 /**
1117  * emac_dev_tx_timeout - EMAC Transmit timeout function
1118  * @ndev: The DaVinci EMAC network adapter
1119  *
1120  * Called when system detects that a skb timeout period has expired
1121  * potentially due to a fault in the adapter in not being able to send
1122  * it out on the wire. We teardown the TX channel assuming a hardware
1123  * error and re-initialize the TX channel for hardware operation
1124  *
1125  */
1126 static void emac_dev_tx_timeout(struct net_device *ndev)
1127 {
1128         struct emac_priv *priv = netdev_priv(ndev);
1129         struct device *emac_dev = &ndev->dev;
1130
1131         if (netif_msg_tx_err(priv))
1132                 dev_err(emac_dev, "DaVinci EMAC: xmit timeout, restarting TX");
1133
1134         emac_dump_regs(priv);
1135
1136         ndev->stats.tx_errors++;
1137         emac_int_disable(priv);
1138         cpdma_chan_stop(priv->txchan);
1139         cpdma_chan_start(priv->txchan);
1140         emac_int_enable(priv);
1141 }
1142
1143 /**
1144  * emac_set_type0addr - Set EMAC Type0 mac address
1145  * @priv: The DaVinci EMAC private adapter structure
1146  * @ch: RX channel number
1147  * @mac_addr: MAC address to set in device
1148  *
1149  * Called internally to set Type0 mac address of the adapter (Device)
1150  *
1151  * Returns success (0) or appropriate error code (none as of now)
1152  */
1153 static void emac_set_type0addr(struct emac_priv *priv, u32 ch, char *mac_addr)
1154 {
1155         u32 val;
1156         val = ((mac_addr[5] << 8) | (mac_addr[4]));
1157         emac_write(EMAC_MACSRCADDRLO, val);
1158
1159         val = ((mac_addr[3] << 24) | (mac_addr[2] << 16) | \
1160                (mac_addr[1] << 8) | (mac_addr[0]));
1161         emac_write(EMAC_MACSRCADDRHI, val);
1162         val = emac_read(EMAC_RXUNICASTSET);
1163         val |= BIT(ch);
1164         emac_write(EMAC_RXUNICASTSET, val);
1165         val = emac_read(EMAC_RXUNICASTCLEAR);
1166         val &= ~BIT(ch);
1167         emac_write(EMAC_RXUNICASTCLEAR, val);
1168 }
1169
1170 /**
1171  * emac_set_type1addr - Set EMAC Type1 mac address
1172  * @priv: The DaVinci EMAC private adapter structure
1173  * @ch: RX channel number
1174  * @mac_addr: MAC address to set in device
1175  *
1176  * Called internally to set Type1 mac address of the adapter (Device)
1177  *
1178  * Returns success (0) or appropriate error code (none as of now)
1179  */
1180 static void emac_set_type1addr(struct emac_priv *priv, u32 ch, char *mac_addr)
1181 {
1182         u32 val;
1183         emac_write(EMAC_MACINDEX, ch);
1184         val = ((mac_addr[5] << 8) | mac_addr[4]);
1185         emac_write(EMAC_MACADDRLO, val);
1186         val = ((mac_addr[3] << 24) | (mac_addr[2] << 16) | \
1187                (mac_addr[1] << 8) | (mac_addr[0]));
1188         emac_write(EMAC_MACADDRHI, val);
1189         emac_set_type0addr(priv, ch, mac_addr);
1190 }
1191
1192 /**
1193  * emac_set_type2addr - Set EMAC Type2 mac address
1194  * @priv: The DaVinci EMAC private adapter structure
1195  * @ch: RX channel number
1196  * @mac_addr: MAC address to set in device
1197  * @index: index into RX address entries
1198  * @match: match parameter for RX address matching logic
1199  *
1200  * Called internally to set Type2 mac address of the adapter (Device)
1201  *
1202  * Returns success (0) or appropriate error code (none as of now)
1203  */
1204 static void emac_set_type2addr(struct emac_priv *priv, u32 ch,
1205                                char *mac_addr, int index, int match)
1206 {
1207         u32 val;
1208         emac_write(EMAC_MACINDEX, index);
1209         val = ((mac_addr[3] << 24) | (mac_addr[2] << 16) | \
1210                (mac_addr[1] << 8) | (mac_addr[0]));
1211         emac_write(EMAC_MACADDRHI, val);
1212         val = ((mac_addr[5] << 8) | mac_addr[4] | ((ch & 0x7) << 16) | \
1213                (match << 19) | BIT(20));
1214         emac_write(EMAC_MACADDRLO, val);
1215         emac_set_type0addr(priv, ch, mac_addr);
1216 }
1217
1218 /**
1219  * emac_setmac - Set mac address in the adapter (internal function)
1220  * @priv: The DaVinci EMAC private adapter structure
1221  * @ch: RX channel number
1222  * @mac_addr: MAC address to set in device
1223  *
1224  * Called internally to set the mac address of the adapter (Device)
1225  *
1226  * Returns success (0) or appropriate error code (none as of now)
1227  */
1228 static void emac_setmac(struct emac_priv *priv, u32 ch, char *mac_addr)
1229 {
1230         struct device *emac_dev = &priv->ndev->dev;
1231
1232         if (priv->rx_addr_type == 0) {
1233                 emac_set_type0addr(priv, ch, mac_addr);
1234         } else if (priv->rx_addr_type == 1) {
1235                 u32 cnt;
1236                 for (cnt = 0; cnt < EMAC_MAX_TXRX_CHANNELS; cnt++)
1237                         emac_set_type1addr(priv, ch, mac_addr);
1238         } else if (priv->rx_addr_type == 2) {
1239                 emac_set_type2addr(priv, ch, mac_addr, ch, 1);
1240                 emac_set_type0addr(priv, ch, mac_addr);
1241         } else {
1242                 if (netif_msg_drv(priv))
1243                         dev_err(emac_dev, "DaVinci EMAC: Wrong addressing\n");
1244         }
1245 }
1246
1247 /**
1248  * emac_dev_setmac_addr - Set mac address in the adapter
1249  * @ndev: The DaVinci EMAC network adapter
1250  * @addr: MAC address to set in device
1251  *
1252  * Called by the system to set the mac address of the adapter (Device)
1253  *
1254  * Returns success (0) or appropriate error code (none as of now)
1255  */
1256 static int emac_dev_setmac_addr(struct net_device *ndev, void *addr)
1257 {
1258         struct emac_priv *priv = netdev_priv(ndev);
1259         struct device *emac_dev = &priv->ndev->dev;
1260         struct sockaddr *sa = addr;
1261
1262         if (!is_valid_ether_addr(sa->sa_data))
1263                 return -EADDRNOTAVAIL;
1264
1265         /* Store mac addr in priv and rx channel and set it in EMAC hw */
1266         memcpy(priv->mac_addr, sa->sa_data, ndev->addr_len);
1267         memcpy(ndev->dev_addr, sa->sa_data, ndev->addr_len);
1268
1269         /* MAC address is configured only after the interface is enabled. */
1270         if (netif_running(ndev)) {
1271                 emac_setmac(priv, EMAC_DEF_RX_CH, priv->mac_addr);
1272         }
1273
1274         if (netif_msg_drv(priv))
1275                 dev_notice(emac_dev, "DaVinci EMAC: emac_dev_setmac_addr %pM\n",
1276                                         priv->mac_addr);
1277
1278         return 0;
1279 }
1280
1281 /**
1282  * emac_hw_enable - Enable EMAC hardware for packet transmission/reception
1283  * @priv: The DaVinci EMAC private adapter structure
1284  *
1285  * Enables EMAC hardware for packet processing - enables PHY, enables RX
1286  * for packet reception and enables device interrupts and then NAPI
1287  *
1288  * Returns success (0) or appropriate error code (none right now)
1289  */
1290 static int emac_hw_enable(struct emac_priv *priv)
1291 {
1292         u32 val, mbp_enable, mac_control;
1293
1294         /* Soft reset */
1295         emac_write(EMAC_SOFTRESET, 1);
1296         while (emac_read(EMAC_SOFTRESET))
1297                 cpu_relax();
1298
1299         /* Disable interrupt & Set pacing for more interrupts initially */
1300         emac_int_disable(priv);
1301
1302         /* Full duplex enable bit set when auto negotiation happens */
1303         mac_control =
1304                 (((EMAC_DEF_TXPRIO_FIXED) ? (EMAC_MACCONTROL_TXPTYPE) : 0x0) |
1305                 ((priv->speed == 1000) ? EMAC_MACCONTROL_GIGABITEN : 0x0) |
1306                 ((EMAC_DEF_TXPACING_EN) ? (EMAC_MACCONTROL_TXPACEEN) : 0x0) |
1307                 ((priv->duplex == DUPLEX_FULL) ? 0x1 : 0));
1308         emac_write(EMAC_MACCONTROL, mac_control);
1309
1310         mbp_enable =
1311                 (((EMAC_DEF_PASS_CRC) ? (EMAC_RXMBP_PASSCRC_MASK) : 0x0) |
1312                 ((EMAC_DEF_QOS_EN) ? (EMAC_RXMBP_QOSEN_MASK) : 0x0) |
1313                  ((EMAC_DEF_NO_BUFF_CHAIN) ? (EMAC_RXMBP_NOCHAIN_MASK) : 0x0) |
1314                  ((EMAC_DEF_MACCTRL_FRAME_EN) ? (EMAC_RXMBP_CMFEN_MASK) : 0x0) |
1315                  ((EMAC_DEF_SHORT_FRAME_EN) ? (EMAC_RXMBP_CSFEN_MASK) : 0x0) |
1316                  ((EMAC_DEF_ERROR_FRAME_EN) ? (EMAC_RXMBP_CEFEN_MASK) : 0x0) |
1317                  ((EMAC_DEF_PROM_EN) ? (EMAC_RXMBP_CAFEN_MASK) : 0x0) |
1318                  ((EMAC_DEF_PROM_CH & EMAC_RXMBP_CHMASK) << \
1319                         EMAC_RXMBP_PROMCH_SHIFT) |
1320                  ((EMAC_DEF_BCAST_EN) ? (EMAC_RXMBP_BROADEN_MASK) : 0x0) |
1321                  ((EMAC_DEF_BCAST_CH & EMAC_RXMBP_CHMASK) << \
1322                         EMAC_RXMBP_BROADCH_SHIFT) |
1323                  ((EMAC_DEF_MCAST_EN) ? (EMAC_RXMBP_MULTIEN_MASK) : 0x0) |
1324                  ((EMAC_DEF_MCAST_CH & EMAC_RXMBP_CHMASK) << \
1325                         EMAC_RXMBP_MULTICH_SHIFT));
1326         emac_write(EMAC_RXMBPENABLE, mbp_enable);
1327         emac_write(EMAC_RXMAXLEN, (EMAC_DEF_MAX_FRAME_SIZE &
1328                                    EMAC_RX_MAX_LEN_MASK));
1329         emac_write(EMAC_RXBUFFEROFFSET, (EMAC_DEF_BUFFER_OFFSET &
1330                                          EMAC_RX_BUFFER_OFFSET_MASK));
1331         emac_write(EMAC_RXFILTERLOWTHRESH, 0);
1332         emac_write(EMAC_RXUNICASTCLEAR, EMAC_RX_UNICAST_CLEAR_ALL);
1333         priv->rx_addr_type = (emac_read(EMAC_MACCONFIG) >> 8) & 0xFF;
1334
1335         emac_write(EMAC_MACINTMASKSET, EMAC_MAC_HOST_ERR_INTMASK_VAL);
1336
1337         emac_setmac(priv, EMAC_DEF_RX_CH, priv->mac_addr);
1338
1339         /* Enable MII */
1340         val = emac_read(EMAC_MACCONTROL);
1341         val |= (EMAC_MACCONTROL_GMIIEN);
1342         emac_write(EMAC_MACCONTROL, val);
1343
1344         /* Enable NAPI and interrupts */
1345         napi_enable(&priv->napi);
1346         emac_int_enable(priv);
1347         return 0;
1348
1349 }
1350
1351 /**
1352  * emac_poll - EMAC NAPI Poll function
1353  * @ndev: The DaVinci EMAC network adapter
1354  * @budget: Number of receive packets to process (as told by NAPI layer)
1355  *
1356  * NAPI Poll function implemented to process packets as per budget. We check
1357  * the type of interrupt on the device and accordingly call the TX or RX
1358  * packet processing functions. We follow the budget for RX processing and
1359  * also put a cap on number of TX pkts processed through config param. The
1360  * NAPI schedule function is called if more packets pending.
1361  *
1362  * Returns number of packets received (in most cases; else TX pkts - rarely)
1363  */
1364 static int emac_poll(struct napi_struct *napi, int budget)
1365 {
1366         unsigned int mask;
1367         struct emac_priv *priv = container_of(napi, struct emac_priv, napi);
1368         struct net_device *ndev = priv->ndev;
1369         struct device *emac_dev = &ndev->dev;
1370         u32 status = 0;
1371         u32 num_tx_pkts = 0, num_rx_pkts = 0;
1372
1373         /* Check interrupt vectors and call packet processing */
1374         status = emac_read(EMAC_MACINVECTOR);
1375
1376         mask = EMAC_DM644X_MAC_IN_VECTOR_TX_INT_VEC;
1377
1378         if (priv->version == EMAC_VERSION_2)
1379                 mask = EMAC_DM646X_MAC_IN_VECTOR_TX_INT_VEC;
1380
1381         if (status & mask) {
1382                 num_tx_pkts = cpdma_chan_process(priv->txchan,
1383                                               EMAC_DEF_TX_MAX_SERVICE);
1384         } /* TX processing */
1385
1386         mask = EMAC_DM644X_MAC_IN_VECTOR_RX_INT_VEC;
1387
1388         if (priv->version == EMAC_VERSION_2)
1389                 mask = EMAC_DM646X_MAC_IN_VECTOR_RX_INT_VEC;
1390
1391         if (status & mask) {
1392                 num_rx_pkts = cpdma_chan_process(priv->rxchan, budget);
1393         } /* RX processing */
1394
1395         mask = EMAC_DM644X_MAC_IN_VECTOR_HOST_INT;
1396         if (priv->version == EMAC_VERSION_2)
1397                 mask = EMAC_DM646X_MAC_IN_VECTOR_HOST_INT;
1398
1399         if (unlikely(status & mask)) {
1400                 u32 ch, cause;
1401                 dev_err(emac_dev, "DaVinci EMAC: Fatal Hardware Error\n");
1402                 netif_stop_queue(ndev);
1403                 napi_disable(&priv->napi);
1404
1405                 status = emac_read(EMAC_MACSTATUS);
1406                 cause = ((status & EMAC_MACSTATUS_TXERRCODE_MASK) >>
1407                          EMAC_MACSTATUS_TXERRCODE_SHIFT);
1408                 if (cause) {
1409                         ch = ((status & EMAC_MACSTATUS_TXERRCH_MASK) >>
1410                               EMAC_MACSTATUS_TXERRCH_SHIFT);
1411                         if (net_ratelimit()) {
1412                                 dev_err(emac_dev, "TX Host error %s on ch=%d\n",
1413                                         &emac_txhost_errcodes[cause][0], ch);
1414                         }
1415                 }
1416                 cause = ((status & EMAC_MACSTATUS_RXERRCODE_MASK) >>
1417                          EMAC_MACSTATUS_RXERRCODE_SHIFT);
1418                 if (cause) {
1419                         ch = ((status & EMAC_MACSTATUS_RXERRCH_MASK) >>
1420                               EMAC_MACSTATUS_RXERRCH_SHIFT);
1421                         if (netif_msg_hw(priv) && net_ratelimit())
1422                                 dev_err(emac_dev, "RX Host error %s on ch=%d\n",
1423                                         &emac_rxhost_errcodes[cause][0], ch);
1424                 }
1425         } else if (num_rx_pkts < budget) {
1426                 napi_complete(napi);
1427                 emac_int_enable(priv);
1428         }
1429
1430         return num_rx_pkts;
1431 }
1432
1433 #ifdef CONFIG_NET_POLL_CONTROLLER
1434 /**
1435  * emac_poll_controller - EMAC Poll controller function
1436  * @ndev: The DaVinci EMAC network adapter
1437  *
1438  * Polled functionality used by netconsole and others in non interrupt mode
1439  *
1440  */
1441 static void emac_poll_controller(struct net_device *ndev)
1442 {
1443         struct emac_priv *priv = netdev_priv(ndev);
1444
1445         emac_int_disable(priv);
1446         emac_irq(ndev->irq, ndev);
1447         emac_int_enable(priv);
1448 }
1449 #endif
1450
1451 static void emac_adjust_link(struct net_device *ndev)
1452 {
1453         struct emac_priv *priv = netdev_priv(ndev);
1454         struct phy_device *phydev = priv->phydev;
1455         unsigned long flags;
1456         int new_state = 0;
1457
1458         spin_lock_irqsave(&priv->lock, flags);
1459
1460         if (phydev->link) {
1461                 /* check the mode of operation - full/half duplex */
1462                 if (phydev->duplex != priv->duplex) {
1463                         new_state = 1;
1464                         priv->duplex = phydev->duplex;
1465                 }
1466                 if (phydev->speed != priv->speed) {
1467                         new_state = 1;
1468                         priv->speed = phydev->speed;
1469                 }
1470                 if (!priv->link) {
1471                         new_state = 1;
1472                         priv->link = 1;
1473                 }
1474
1475         } else if (priv->link) {
1476                 new_state = 1;
1477                 priv->link = 0;
1478                 priv->speed = 0;
1479                 priv->duplex = ~0;
1480         }
1481         if (new_state) {
1482                 emac_update_phystatus(priv);
1483                 phy_print_status(priv->phydev);
1484         }
1485
1486         spin_unlock_irqrestore(&priv->lock, flags);
1487 }
1488
1489 /*************************************************************************
1490  *  Linux Driver Model
1491  *************************************************************************/
1492
1493 /**
1494  * emac_devioctl - EMAC adapter ioctl
1495  * @ndev: The DaVinci EMAC network adapter
1496  * @ifrq: request parameter
1497  * @cmd: command parameter
1498  *
1499  * EMAC driver ioctl function
1500  *
1501  * Returns success(0) or appropriate error code
1502  */
1503 static int emac_devioctl(struct net_device *ndev, struct ifreq *ifrq, int cmd)
1504 {
1505         struct emac_priv *priv = netdev_priv(ndev);
1506
1507         if (!(netif_running(ndev)))
1508                 return -EINVAL;
1509
1510         /* TODO: Add phy read and write and private statistics get feature */
1511
1512         return phy_mii_ioctl(priv->phydev, ifrq, cmd);
1513 }
1514
1515 static int match_first_device(struct device *dev, void *data)
1516 {
1517         return !strncmp(dev_name(dev), "davinci_mdio", 12);
1518 }
1519
1520 /**
1521  * emac_dev_open - EMAC device open
1522  * @ndev: The DaVinci EMAC network adapter
1523  *
1524  * Called when system wants to start the interface. We init TX/RX channels
1525  * and enable the hardware for packet reception/transmission and start the
1526  * network queue.
1527  *
1528  * Returns 0 for a successful open, or appropriate error code
1529  */
1530 static int emac_dev_open(struct net_device *ndev)
1531 {
1532         struct device *emac_dev = &ndev->dev;
1533         u32 cnt;
1534         struct resource *res;
1535         int ret;
1536         int i = 0;
1537         int k = 0;
1538         struct emac_priv *priv = netdev_priv(ndev);
1539
1540         pm_runtime_get(&priv->pdev->dev);
1541
1542         netif_carrier_off(ndev);
1543         for (cnt = 0; cnt < ETH_ALEN; cnt++)
1544                 ndev->dev_addr[cnt] = priv->mac_addr[cnt];
1545
1546         /* Configuration items */
1547         priv->rx_buf_size = EMAC_DEF_MAX_FRAME_SIZE + NET_IP_ALIGN;
1548
1549         priv->mac_hash1 = 0;
1550         priv->mac_hash2 = 0;
1551         emac_write(EMAC_MACHASH1, 0);
1552         emac_write(EMAC_MACHASH2, 0);
1553
1554         for (i = 0; i < EMAC_DEF_RX_NUM_DESC; i++) {
1555                 struct sk_buff *skb = emac_rx_alloc(priv);
1556
1557                 if (!skb)
1558                         break;
1559
1560                 ret = cpdma_chan_submit(priv->rxchan, skb, skb->data,
1561                                         skb_tailroom(skb), 0);
1562                 if (WARN_ON(ret < 0))
1563                         break;
1564         }
1565
1566         /* Request IRQ */
1567
1568         while ((res = platform_get_resource(priv->pdev, IORESOURCE_IRQ, k))) {
1569                 for (i = res->start; i <= res->end; i++) {
1570                         if (devm_request_irq(&priv->pdev->dev, i, emac_irq,
1571                                              0, ndev->name, ndev))
1572                                 goto rollback;
1573                 }
1574                 k++;
1575         }
1576
1577         /* Start/Enable EMAC hardware */
1578         emac_hw_enable(priv);
1579
1580         /* Enable Interrupt pacing if configured */
1581         if (priv->coal_intvl != 0) {
1582                 struct ethtool_coalesce coal;
1583
1584                 coal.rx_coalesce_usecs = (priv->coal_intvl << 4);
1585                 emac_set_coalesce(ndev, &coal);
1586         }
1587
1588         cpdma_ctlr_start(priv->dma);
1589
1590         priv->phydev = NULL;
1591         /* use the first phy on the bus if pdata did not give us a phy id */
1592         if (!priv->phy_id) {
1593                 struct device *phy;
1594
1595                 phy = bus_find_device(&mdio_bus_type, NULL, NULL,
1596                                       match_first_device);
1597                 if (phy)
1598                         priv->phy_id = dev_name(phy);
1599         }
1600
1601         if (priv->phy_id && *priv->phy_id) {
1602                 priv->phydev = phy_connect(ndev, priv->phy_id,
1603                                            &emac_adjust_link,
1604                                            PHY_INTERFACE_MODE_MII);
1605
1606                 if (IS_ERR(priv->phydev)) {
1607                         dev_err(emac_dev, "could not connect to phy %s\n",
1608                                 priv->phy_id);
1609                         ret = PTR_ERR(priv->phydev);
1610                         priv->phydev = NULL;
1611                         goto err;
1612                 }
1613
1614                 priv->link = 0;
1615                 priv->speed = 0;
1616                 priv->duplex = ~0;
1617
1618                 dev_info(emac_dev, "attached PHY driver [%s] "
1619                         "(mii_bus:phy_addr=%s, id=%x)\n",
1620                         priv->phydev->drv->name, dev_name(&priv->phydev->dev),
1621                         priv->phydev->phy_id);
1622         } else {
1623                 /* No PHY , fix the link, speed and duplex settings */
1624                 dev_notice(emac_dev, "no phy, defaulting to 100/full\n");
1625                 priv->link = 1;
1626                 priv->speed = SPEED_100;
1627                 priv->duplex = DUPLEX_FULL;
1628                 emac_update_phystatus(priv);
1629         }
1630
1631         if (!netif_running(ndev)) /* debug only - to avoid compiler warning */
1632                 emac_dump_regs(priv);
1633
1634         if (netif_msg_drv(priv))
1635                 dev_notice(emac_dev, "DaVinci EMAC: Opened %s\n", ndev->name);
1636
1637         if (priv->phydev)
1638                 phy_start(priv->phydev);
1639
1640         return 0;
1641
1642 rollback:
1643
1644         dev_err(emac_dev, "DaVinci EMAC: devm_request_irq() failed");
1645         ret = -EBUSY;
1646 err:
1647         pm_runtime_put(&priv->pdev->dev);
1648         return ret;
1649 }
1650
1651 /**
1652  * emac_dev_stop - EMAC device stop
1653  * @ndev: The DaVinci EMAC network adapter
1654  *
1655  * Called when system wants to stop or down the interface. We stop the network
1656  * queue, disable interrupts and cleanup TX/RX channels.
1657  *
1658  * We return the statistics in net_device_stats structure pulled from emac
1659  */
1660 static int emac_dev_stop(struct net_device *ndev)
1661 {
1662         struct emac_priv *priv = netdev_priv(ndev);
1663         struct device *emac_dev = &ndev->dev;
1664
1665         /* inform the upper layers. */
1666         netif_stop_queue(ndev);
1667         napi_disable(&priv->napi);
1668
1669         netif_carrier_off(ndev);
1670         emac_int_disable(priv);
1671         cpdma_ctlr_stop(priv->dma);
1672         emac_write(EMAC_SOFTRESET, 1);
1673
1674         if (priv->phydev)
1675                 phy_disconnect(priv->phydev);
1676
1677         if (netif_msg_drv(priv))
1678                 dev_notice(emac_dev, "DaVinci EMAC: %s stopped\n", ndev->name);
1679
1680         pm_runtime_put(&priv->pdev->dev);
1681         return 0;
1682 }
1683
1684 /**
1685  * emac_dev_getnetstats - EMAC get statistics function
1686  * @ndev: The DaVinci EMAC network adapter
1687  *
1688  * Called when system wants to get statistics from the device.
1689  *
1690  * We return the statistics in net_device_stats structure pulled from emac
1691  */
1692 static struct net_device_stats *emac_dev_getnetstats(struct net_device *ndev)
1693 {
1694         struct emac_priv *priv = netdev_priv(ndev);
1695         u32 mac_control;
1696         u32 stats_clear_mask;
1697
1698         /* update emac hardware stats and reset the registers*/
1699
1700         mac_control = emac_read(EMAC_MACCONTROL);
1701
1702         if (mac_control & EMAC_MACCONTROL_GMIIEN)
1703                 stats_clear_mask = EMAC_STATS_CLR_MASK;
1704         else
1705                 stats_clear_mask = 0;
1706
1707         ndev->stats.multicast += emac_read(EMAC_RXMCASTFRAMES);
1708         emac_write(EMAC_RXMCASTFRAMES, stats_clear_mask);
1709
1710         ndev->stats.collisions += (emac_read(EMAC_TXCOLLISION) +
1711                                            emac_read(EMAC_TXSINGLECOLL) +
1712                                            emac_read(EMAC_TXMULTICOLL));
1713         emac_write(EMAC_TXCOLLISION, stats_clear_mask);
1714         emac_write(EMAC_TXSINGLECOLL, stats_clear_mask);
1715         emac_write(EMAC_TXMULTICOLL, stats_clear_mask);
1716
1717         ndev->stats.rx_length_errors += (emac_read(EMAC_RXOVERSIZED) +
1718                                                 emac_read(EMAC_RXJABBER) +
1719                                                 emac_read(EMAC_RXUNDERSIZED));
1720         emac_write(EMAC_RXOVERSIZED, stats_clear_mask);
1721         emac_write(EMAC_RXJABBER, stats_clear_mask);
1722         emac_write(EMAC_RXUNDERSIZED, stats_clear_mask);
1723
1724         ndev->stats.rx_over_errors += (emac_read(EMAC_RXSOFOVERRUNS) +
1725                                                emac_read(EMAC_RXMOFOVERRUNS));
1726         emac_write(EMAC_RXSOFOVERRUNS, stats_clear_mask);
1727         emac_write(EMAC_RXMOFOVERRUNS, stats_clear_mask);
1728
1729         ndev->stats.rx_fifo_errors += emac_read(EMAC_RXDMAOVERRUNS);
1730         emac_write(EMAC_RXDMAOVERRUNS, stats_clear_mask);
1731
1732         ndev->stats.tx_carrier_errors +=
1733                 emac_read(EMAC_TXCARRIERSENSE);
1734         emac_write(EMAC_TXCARRIERSENSE, stats_clear_mask);
1735
1736         ndev->stats.tx_fifo_errors += emac_read(EMAC_TXUNDERRUN);
1737         emac_write(EMAC_TXUNDERRUN, stats_clear_mask);
1738
1739         return &ndev->stats;
1740 }
1741
1742 static const struct net_device_ops emac_netdev_ops = {
1743         .ndo_open               = emac_dev_open,
1744         .ndo_stop               = emac_dev_stop,
1745         .ndo_start_xmit         = emac_dev_xmit,
1746         .ndo_set_rx_mode        = emac_dev_mcast_set,
1747         .ndo_set_mac_address    = emac_dev_setmac_addr,
1748         .ndo_do_ioctl           = emac_devioctl,
1749         .ndo_tx_timeout         = emac_dev_tx_timeout,
1750         .ndo_get_stats          = emac_dev_getnetstats,
1751 #ifdef CONFIG_NET_POLL_CONTROLLER
1752         .ndo_poll_controller    = emac_poll_controller,
1753 #endif
1754 };
1755
1756 static const struct of_device_id davinci_emac_of_match[];
1757
1758 static struct emac_platform_data *
1759 davinci_emac_of_get_pdata(struct platform_device *pdev, struct emac_priv *priv)
1760 {
1761         struct device_node *np;
1762         const struct of_device_id *match;
1763         const struct emac_platform_data *auxdata;
1764         struct emac_platform_data *pdata = NULL;
1765         const u8 *mac_addr;
1766
1767         if (!IS_ENABLED(CONFIG_OF) || !pdev->dev.of_node)
1768                 return dev_get_platdata(&pdev->dev);
1769
1770         pdata = devm_kzalloc(&pdev->dev, sizeof(*pdata), GFP_KERNEL);
1771         if (!pdata)
1772                 return NULL;
1773
1774         np = pdev->dev.of_node;
1775         pdata->version = EMAC_VERSION_2;
1776
1777         if (!is_valid_ether_addr(pdata->mac_addr)) {
1778                 mac_addr = of_get_mac_address(np);
1779                 if (mac_addr)
1780                         memcpy(pdata->mac_addr, mac_addr, ETH_ALEN);
1781         }
1782
1783         of_property_read_u32(np, "ti,davinci-ctrl-reg-offset",
1784                              &pdata->ctrl_reg_offset);
1785
1786         of_property_read_u32(np, "ti,davinci-ctrl-mod-reg-offset",
1787                              &pdata->ctrl_mod_reg_offset);
1788
1789         of_property_read_u32(np, "ti,davinci-ctrl-ram-offset",
1790                              &pdata->ctrl_ram_offset);
1791
1792         of_property_read_u32(np, "ti,davinci-ctrl-ram-size",
1793                              &pdata->ctrl_ram_size);
1794
1795         of_property_read_u8(np, "ti,davinci-rmii-en", &pdata->rmii_en);
1796
1797         pdata->no_bd_ram = of_property_read_bool(np, "ti,davinci-no-bd-ram");
1798
1799         priv->phy_node = of_parse_phandle(np, "phy-handle", 0);
1800         if (!priv->phy_node)
1801                 pdata->phy_id = NULL;
1802
1803         auxdata = pdev->dev.platform_data;
1804         if (auxdata) {
1805                 pdata->interrupt_enable = auxdata->interrupt_enable;
1806                 pdata->interrupt_disable = auxdata->interrupt_disable;
1807         }
1808
1809         match = of_match_device(davinci_emac_of_match, &pdev->dev);
1810         if (match && match->data) {
1811                 auxdata = match->data;
1812                 pdata->version = auxdata->version;
1813                 pdata->hw_ram_addr = auxdata->hw_ram_addr;
1814         }
1815
1816         pdev->dev.platform_data = pdata;
1817
1818         return  pdata;
1819 }
1820
1821 /**
1822  * davinci_emac_probe - EMAC device probe
1823  * @pdev: The DaVinci EMAC device that we are removing
1824  *
1825  * Called when probing for emac devicesr. We get details of instances and
1826  * resource information from platform init and register a network device
1827  * and allocate resources necessary for driver to perform
1828  */
1829 static int davinci_emac_probe(struct platform_device *pdev)
1830 {
1831         int rc = 0;
1832         struct resource *res;
1833         struct net_device *ndev;
1834         struct emac_priv *priv;
1835         unsigned long hw_ram_addr;
1836         struct emac_platform_data *pdata;
1837         struct device *emac_dev;
1838         struct cpdma_params dma_params;
1839         struct clk *emac_clk;
1840         unsigned long emac_bus_frequency;
1841
1842
1843         /* obtain emac clock from kernel */
1844         emac_clk = devm_clk_get(&pdev->dev, NULL);
1845         if (IS_ERR(emac_clk)) {
1846                 dev_err(&pdev->dev, "failed to get EMAC clock\n");
1847                 return -EBUSY;
1848         }
1849         emac_bus_frequency = clk_get_rate(emac_clk);
1850
1851         /* TODO: Probe PHY here if possible */
1852
1853         ndev = alloc_etherdev(sizeof(struct emac_priv));
1854         if (!ndev)
1855                 return -ENOMEM;
1856
1857         platform_set_drvdata(pdev, ndev);
1858         priv = netdev_priv(ndev);
1859         priv->pdev = pdev;
1860         priv->ndev = ndev;
1861         priv->msg_enable = netif_msg_init(debug_level, DAVINCI_EMAC_DEBUG);
1862
1863         spin_lock_init(&priv->lock);
1864
1865         pdata = davinci_emac_of_get_pdata(pdev, priv);
1866         if (!pdata) {
1867                 dev_err(&pdev->dev, "no platform data\n");
1868                 rc = -ENODEV;
1869                 goto no_pdata;
1870         }
1871
1872         /* MAC addr and PHY mask , RMII enable info from platform_data */
1873         memcpy(priv->mac_addr, pdata->mac_addr, ETH_ALEN);
1874         priv->phy_id = pdata->phy_id;
1875         priv->rmii_en = pdata->rmii_en;
1876         priv->version = pdata->version;
1877         priv->int_enable = pdata->interrupt_enable;
1878         priv->int_disable = pdata->interrupt_disable;
1879
1880         priv->coal_intvl = 0;
1881         priv->bus_freq_mhz = (u32)(emac_bus_frequency / 1000000);
1882
1883         emac_dev = &ndev->dev;
1884         /* Get EMAC platform data */
1885         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1886         priv->emac_base_phys = res->start + pdata->ctrl_reg_offset;
1887         priv->remap_addr = devm_ioremap_resource(&pdev->dev, res);
1888         if (IS_ERR(priv->remap_addr)) {
1889                 rc = PTR_ERR(priv->remap_addr);
1890                 goto no_pdata;
1891         }
1892         priv->emac_base = priv->remap_addr + pdata->ctrl_reg_offset;
1893         ndev->base_addr = (unsigned long)priv->remap_addr;
1894
1895         priv->ctrl_base = priv->remap_addr + pdata->ctrl_mod_reg_offset;
1896
1897         hw_ram_addr = pdata->hw_ram_addr;
1898         if (!hw_ram_addr)
1899                 hw_ram_addr = (u32 __force)res->start + pdata->ctrl_ram_offset;
1900
1901         memset(&dma_params, 0, sizeof(dma_params));
1902         dma_params.dev                  = emac_dev;
1903         dma_params.dmaregs              = priv->emac_base;
1904         dma_params.rxthresh             = priv->emac_base + 0x120;
1905         dma_params.rxfree               = priv->emac_base + 0x140;
1906         dma_params.txhdp                = priv->emac_base + 0x600;
1907         dma_params.rxhdp                = priv->emac_base + 0x620;
1908         dma_params.txcp                 = priv->emac_base + 0x640;
1909         dma_params.rxcp                 = priv->emac_base + 0x660;
1910         dma_params.num_chan             = EMAC_MAX_TXRX_CHANNELS;
1911         dma_params.min_packet_size      = EMAC_DEF_MIN_ETHPKTSIZE;
1912         dma_params.desc_hw_addr         = hw_ram_addr;
1913         dma_params.desc_mem_size        = pdata->ctrl_ram_size;
1914         dma_params.desc_align           = 16;
1915
1916         dma_params.desc_mem_phys = pdata->no_bd_ram ? 0 :
1917                         (u32 __force)res->start + pdata->ctrl_ram_offset;
1918
1919         priv->dma = cpdma_ctlr_create(&dma_params);
1920         if (!priv->dma) {
1921                 dev_err(&pdev->dev, "error initializing DMA\n");
1922                 rc = -ENOMEM;
1923                 goto no_pdata;
1924         }
1925
1926         priv->txchan = cpdma_chan_create(priv->dma, tx_chan_num(EMAC_DEF_TX_CH),
1927                                        emac_tx_handler);
1928         priv->rxchan = cpdma_chan_create(priv->dma, rx_chan_num(EMAC_DEF_RX_CH),
1929                                        emac_rx_handler);
1930         if (WARN_ON(!priv->txchan || !priv->rxchan)) {
1931                 rc = -ENOMEM;
1932                 goto no_cpdma_chan;
1933         }
1934
1935         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
1936         if (!res) {
1937                 dev_err(&pdev->dev, "error getting irq res\n");
1938                 rc = -ENOENT;
1939                 goto no_cpdma_chan;
1940         }
1941         ndev->irq = res->start;
1942
1943         if (!is_valid_ether_addr(priv->mac_addr)) {
1944                 /* Use random MAC if none passed */
1945                 eth_hw_addr_random(ndev);
1946                 memcpy(priv->mac_addr, ndev->dev_addr, ndev->addr_len);
1947                 dev_warn(&pdev->dev, "using random MAC addr: %pM\n",
1948                                                         priv->mac_addr);
1949         }
1950
1951         ndev->netdev_ops = &emac_netdev_ops;
1952         SET_ETHTOOL_OPS(ndev, &ethtool_ops);
1953         netif_napi_add(ndev, &priv->napi, emac_poll, EMAC_POLL_WEIGHT);
1954
1955         /* register the network device */
1956         SET_NETDEV_DEV(ndev, &pdev->dev);
1957         rc = register_netdev(ndev);
1958         if (rc) {
1959                 dev_err(&pdev->dev, "error in register_netdev\n");
1960                 rc = -ENODEV;
1961                 goto no_cpdma_chan;
1962         }
1963
1964
1965         if (netif_msg_probe(priv)) {
1966                 dev_notice(emac_dev, "DaVinci EMAC Probe found device "\
1967                            "(regs: %p, irq: %d)\n",
1968                            (void *)priv->emac_base_phys, ndev->irq);
1969         }
1970
1971         pm_runtime_enable(&pdev->dev);
1972         pm_runtime_resume(&pdev->dev);
1973
1974         return 0;
1975
1976 no_cpdma_chan:
1977         if (priv->txchan)
1978                 cpdma_chan_destroy(priv->txchan);
1979         if (priv->rxchan)
1980                 cpdma_chan_destroy(priv->rxchan);
1981         cpdma_ctlr_destroy(priv->dma);
1982 no_pdata:
1983         free_netdev(ndev);
1984         return rc;
1985 }
1986
1987 /**
1988  * davinci_emac_remove - EMAC device remove
1989  * @pdev: The DaVinci EMAC device that we are removing
1990  *
1991  * Called when removing the device driver. We disable clock usage and release
1992  * the resources taken up by the driver and unregister network device
1993  */
1994 static int davinci_emac_remove(struct platform_device *pdev)
1995 {
1996         struct net_device *ndev = platform_get_drvdata(pdev);
1997         struct emac_priv *priv = netdev_priv(ndev);
1998
1999         dev_notice(&ndev->dev, "DaVinci EMAC: davinci_emac_remove()\n");
2000
2001         if (priv->txchan)
2002                 cpdma_chan_destroy(priv->txchan);
2003         if (priv->rxchan)
2004                 cpdma_chan_destroy(priv->rxchan);
2005         cpdma_ctlr_destroy(priv->dma);
2006
2007         unregister_netdev(ndev);
2008         free_netdev(ndev);
2009
2010         return 0;
2011 }
2012
2013 static int davinci_emac_suspend(struct device *dev)
2014 {
2015         struct platform_device *pdev = to_platform_device(dev);
2016         struct net_device *ndev = platform_get_drvdata(pdev);
2017
2018         if (netif_running(ndev))
2019                 emac_dev_stop(ndev);
2020
2021         return 0;
2022 }
2023
2024 static int davinci_emac_resume(struct device *dev)
2025 {
2026         struct platform_device *pdev = to_platform_device(dev);
2027         struct net_device *ndev = platform_get_drvdata(pdev);
2028
2029         if (netif_running(ndev))
2030                 emac_dev_open(ndev);
2031
2032         return 0;
2033 }
2034
2035 static const struct dev_pm_ops davinci_emac_pm_ops = {
2036         .suspend        = davinci_emac_suspend,
2037         .resume         = davinci_emac_resume,
2038 };
2039
2040 #if IS_ENABLED(CONFIG_OF)
2041 static const struct emac_platform_data am3517_emac_data = {
2042         .version                = EMAC_VERSION_2,
2043         .hw_ram_addr            = 0x01e20000,
2044 };
2045
2046 static const struct of_device_id davinci_emac_of_match[] = {
2047         {.compatible = "ti,davinci-dm6467-emac", },
2048         {.compatible = "ti,am3517-emac", .data = &am3517_emac_data, },
2049         {},
2050 };
2051 MODULE_DEVICE_TABLE(of, davinci_emac_of_match);
2052 #endif
2053
2054 /* davinci_emac_driver: EMAC platform driver structure */
2055 static struct platform_driver davinci_emac_driver = {
2056         .driver = {
2057                 .name    = "davinci_emac",
2058                 .owner   = THIS_MODULE,
2059                 .pm      = &davinci_emac_pm_ops,
2060                 .of_match_table = of_match_ptr(davinci_emac_of_match),
2061         },
2062         .probe = davinci_emac_probe,
2063         .remove = davinci_emac_remove,
2064 };
2065
2066 /**
2067  * davinci_emac_init - EMAC driver module init
2068  *
2069  * Called when initializing the driver. We register the driver with
2070  * the platform.
2071  */
2072 static int __init davinci_emac_init(void)
2073 {
2074         return platform_driver_register(&davinci_emac_driver);
2075 }
2076 late_initcall(davinci_emac_init);
2077
2078 /**
2079  * davinci_emac_exit - EMAC driver module exit
2080  *
2081  * Called when exiting the driver completely. We unregister the driver with
2082  * the platform and exit
2083  */
2084 static void __exit davinci_emac_exit(void)
2085 {
2086         platform_driver_unregister(&davinci_emac_driver);
2087 }
2088 module_exit(davinci_emac_exit);
2089
2090 MODULE_LICENSE("GPL");
2091 MODULE_AUTHOR("DaVinci EMAC Maintainer: Anant Gole <anantgole@ti.com>");
2092 MODULE_AUTHOR("DaVinci EMAC Maintainer: Chaithrika U S <chaithrika@ti.com>");
2093 MODULE_DESCRIPTION("DaVinci EMAC Ethernet driver");