drivers/net/ethernet/marvell/mv643xx_eth.c

   1 /*
   2  * Driver for Marvell Discovery (MV643XX) and Marvell Orion ethernet ports
   3  * Copyright (C) 2002 Matthew Dharm <mdharm@momenco.com>
   4  *
   5  * Based on the 64360 driver from:
   6  * Copyright (C) 2002 Rabeeh Khoury <rabeeh@galileo.co.il>
   7  *                    Rabeeh Khoury <rabeeh@marvell.com>
   8  *
   9  * Copyright (C) 2003 PMC-Sierra, Inc.,
  10  *      written by Manish Lachwani
  11  *
  12  * Copyright (C) 2003 Ralf Baechle <ralf@linux-mips.org>
  13  *
  14  * Copyright (C) 2004-2006 MontaVista Software, Inc.
  15  *                         Dale Farnsworth <dale@farnsworth.org>
  16  *
  17  * Copyright (C) 2004 Steven J. Hill <sjhill1@rockwellcollins.com>
  18  *                                   <sjhill@realitydiluted.com>
  19  *
  20  * Copyright (C) 2007-2008 Marvell Semiconductor
  21  *                         Lennert Buytenhek <buytenh@marvell.com>
  22  *
  23  * Copyright (C) 2013 Michael Stapelberg <michael@stapelberg.de>
  24  *
  25  * This program is free software; you can redistribute it and/or
  26  * modify it under the terms of the GNU General Public License
  27  * as published by the Free Software Foundation; either version 2
  28  * of the License, or (at your option) any later version.
  29  *
  30  * This program is distributed in the hope that it will be useful,
  31  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  32  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  33  * GNU General Public License for more details.
  34  *
  35  * You should have received a copy of the GNU General Public License
  36  * along with this program; if not, see <http://www.gnu.org/licenses/>.
  37  */
  38
  39 #define pr_fmt(fmt) KBUILD_MODNAME ": " fmt
  40
  41 #include <linux/init.h>
  42 #include <linux/dma-mapping.h>
  43 #include <linux/in.h>
  44 #include <linux/ip.h>
  45 #include <linux/tcp.h>
  46 #include <linux/udp.h>
  47 #include <linux/etherdevice.h>
  48 #include <linux/delay.h>
  49 #include <linux/ethtool.h>
  50 #include <linux/platform_device.h>
  51 #include <linux/module.h>
  52 #include <linux/kernel.h>
  53 #include <linux/spinlock.h>
  54 #include <linux/workqueue.h>
  55 #include <linux/phy.h>
  56 #include <linux/mv643xx_eth.h>
  57 #include <linux/io.h>
  58 #include <linux/interrupt.h>
  59 #include <linux/types.h>
  60 #include <linux/slab.h>
  61 #include <linux/clk.h>
  62 #include <linux/of.h>
  63 #include <linux/of_irq.h>
  64 #include <linux/of_net.h>
  65 #include <linux/of_mdio.h>
  66
  67 static char mv643xx_eth_driver_name[] = "mv643xx_eth";
  68 static char mv643xx_eth_driver_version[] = "1.4";
  69
  70
  71 /*
  72  * Registers shared between all ports.
  73  */
  74 #define PHY_ADDR                        0x0000
  75 #define WINDOW_BASE(w)                  (0x0200 + ((w) << 3))
  76 #define WINDOW_SIZE(w)                  (0x0204 + ((w) << 3))
  77 #define WINDOW_REMAP_HIGH(w)            (0x0280 + ((w) << 2))
  78 #define WINDOW_BAR_ENABLE               0x0290
  79 #define WINDOW_PROTECT(w)               (0x0294 + ((w) << 4))
  80
  81 /*
  82  * Main per-port registers.  These live at offset 0x0400 for
  83  * port #0, 0x0800 for port #1, and 0x0c00 for port #2.
  84  */
  85 #define PORT_CONFIG                     0x0000
  86 #define  UNICAST_PROMISCUOUS_MODE       0x00000001
  87 #define PORT_CONFIG_EXT                 0x0004
  88 #define MAC_ADDR_LOW                    0x0014
  89 #define MAC_ADDR_HIGH                   0x0018
  90 #define SDMA_CONFIG                     0x001c
  91 #define  TX_BURST_SIZE_16_64BIT         0x01000000
  92 #define  TX_BURST_SIZE_4_64BIT          0x00800000
  93 #define  BLM_TX_NO_SWAP                 0x00000020
  94 #define  BLM_RX_NO_SWAP                 0x00000010
  95 #define  RX_BURST_SIZE_16_64BIT         0x00000008
  96 #define  RX_BURST_SIZE_4_64BIT          0x00000004
  97 #define PORT_SERIAL_CONTROL             0x003c
  98 #define  SET_MII_SPEED_TO_100           0x01000000
  99 #define  SET_GMII_SPEED_TO_1000         0x00800000
 100 #define  SET_FULL_DUPLEX_MODE           0x00200000
 101 #define  MAX_RX_PACKET_9700BYTE         0x000a0000
 102 #define  DISABLE_AUTO_NEG_SPEED_GMII    0x00002000
 103 #define  DO_NOT_FORCE_LINK_FAIL         0x00000400
 104 #define  SERIAL_PORT_CONTROL_RESERVED   0x00000200
 105 #define  DISABLE_AUTO_NEG_FOR_FLOW_CTRL 0x00000008
 106 #define  DISABLE_AUTO_NEG_FOR_DUPLEX    0x00000004
 107 #define  FORCE_LINK_PASS                0x00000002
 108 #define  SERIAL_PORT_ENABLE             0x00000001
 109 #define PORT_STATUS                     0x0044
 110 #define  TX_FIFO_EMPTY                  0x00000400
 111 #define  TX_IN_PROGRESS                 0x00000080
 112 #define  PORT_SPEED_MASK                0x00000030
 113 #define  PORT_SPEED_1000                0x00000010
 114 #define  PORT_SPEED_100                 0x00000020
 115 #define  PORT_SPEED_10                  0x00000000
 116 #define  FLOW_CONTROL_ENABLED           0x00000008
 117 #define  FULL_DUPLEX                    0x00000004
 118 #define  LINK_UP                        0x00000002
 119 #define TXQ_COMMAND                     0x0048
 120 #define TXQ_FIX_PRIO_CONF               0x004c
 121 #define PORT_SERIAL_CONTROL1            0x004c
 122 #define  CLK125_BYPASS_EN               0x00000010
 123 #define TX_BW_RATE                      0x0050
 124 #define TX_BW_MTU                       0x0058
 125 #define TX_BW_BURST                     0x005c
 126 #define INT_CAUSE                       0x0060
 127 #define  INT_TX_END                     0x07f80000
 128 #define  INT_TX_END_0                   0x00080000
 129 #define  INT_RX                         0x000003fc
 130 #define  INT_RX_0                       0x00000004
 131 #define  INT_EXT                        0x00000002
 132 #define INT_CAUSE_EXT                   0x0064
 133 #define  INT_EXT_LINK_PHY               0x00110000
 134 #define  INT_EXT_TX                     0x000000ff
 135 #define INT_MASK                        0x0068
 136 #define INT_MASK_EXT                    0x006c
 137 #define TX_FIFO_URGENT_THRESHOLD        0x0074
 138 #define RX_DISCARD_FRAME_CNT            0x0084
 139 #define RX_OVERRUN_FRAME_CNT            0x0088
 140 #define TXQ_FIX_PRIO_CONF_MOVED         0x00dc
 141 #define TX_BW_RATE_MOVED                0x00e0
 142 #define TX_BW_MTU_MOVED                 0x00e8
 143 #define TX_BW_BURST_MOVED               0x00ec
 144 #define RXQ_CURRENT_DESC_PTR(q)         (0x020c + ((q) << 4))
 145 #define RXQ_COMMAND                     0x0280
 146 #define TXQ_CURRENT_DESC_PTR(q)         (0x02c0 + ((q) << 2))
 147 #define TXQ_BW_TOKENS(q)                (0x0300 + ((q) << 4))
 148 #define TXQ_BW_CONF(q)                  (0x0304 + ((q) << 4))
 149 #define TXQ_BW_WRR_CONF(q)              (0x0308 + ((q) << 4))
 150
 151 /*
 152  * Misc per-port registers.
 153  */
 154 #define MIB_COUNTERS(p)                 (0x1000 + ((p) << 7))
 155 #define SPECIAL_MCAST_TABLE(p)          (0x1400 + ((p) << 10))
 156 #define OTHER_MCAST_TABLE(p)            (0x1500 + ((p) << 10))
 157 #define UNICAST_TABLE(p)                (0x1600 + ((p) << 10))
 158
 159
 160 /*
 161  * SDMA configuration register default value.
 162  */
 163 #if defined(__BIG_ENDIAN)
 164 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 165                 (RX_BURST_SIZE_4_64BIT  |       \
 166                  TX_BURST_SIZE_4_64BIT)
 167 #elif defined(__LITTLE_ENDIAN)
 168 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 169                 (RX_BURST_SIZE_4_64BIT  |       \
 170                  BLM_RX_NO_SWAP         |       \
 171                  BLM_TX_NO_SWAP         |       \
 172                  TX_BURST_SIZE_4_64BIT)
 173 #else
 174 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 175 #endif
 176
 177
 178 /*
 179  * Misc definitions.
 180  */
 181 #define DEFAULT_RX_QUEUE_SIZE   128
 182 #define DEFAULT_TX_QUEUE_SIZE   256
 183 #define SKB_DMA_REALIGN         ((PAGE_SIZE - NET_SKB_PAD) % SMP_CACHE_BYTES)
 184
 185
 186 /*
 187  * RX/TX descriptors.
 188  */
 189 #if defined(__BIG_ENDIAN)
 190 struct rx_desc {
 191         u16 byte_cnt;           /* Descriptor buffer byte count         */
 192         u16 buf_size;           /* Buffer size                          */
 193         u32 cmd_sts;            /* Descriptor command status            */
 194         u32 next_desc_ptr;      /* Next descriptor pointer              */
 195         u32 buf_ptr;            /* Descriptor buffer pointer            */
 196 };
 197
 198 struct tx_desc {
 199         u16 byte_cnt;           /* buffer byte count                    */
 200         u16 l4i_chk;            /* CPU provided TCP checksum            */
 201         u32 cmd_sts;            /* Command/status field                 */
 202         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 203         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 204 };
 205 #elif defined(__LITTLE_ENDIAN)
 206 struct rx_desc {
 207         u32 cmd_sts;            /* Descriptor command status            */
 208         u16 buf_size;           /* Buffer size                          */
 209         u16 byte_cnt;           /* Descriptor buffer byte count         */
 210         u32 buf_ptr;            /* Descriptor buffer pointer            */
 211         u32 next_desc_ptr;      /* Next descriptor pointer              */
 212 };
 213
 214 struct tx_desc {
 215         u32 cmd_sts;            /* Command/status field                 */
 216         u16 l4i_chk;            /* CPU provided TCP checksum            */
 217         u16 byte_cnt;           /* buffer byte count                    */
 218         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 219         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 220 };
 221 #else
 222 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 223 #endif
 224
 225 /* RX & TX descriptor command */
 226 #define BUFFER_OWNED_BY_DMA             0x80000000
 227
 228 /* RX & TX descriptor status */
 229 #define ERROR_SUMMARY                   0x00000001
 230
 231 /* RX descriptor status */
 232 #define LAYER_4_CHECKSUM_OK             0x40000000
 233 #define RX_ENABLE_INTERRUPT             0x20000000
 234 #define RX_FIRST_DESC                   0x08000000
 235 #define RX_LAST_DESC                    0x04000000
 236 #define RX_IP_HDR_OK                    0x02000000
 237 #define RX_PKT_IS_IPV4                  0x01000000
 238 #define RX_PKT_IS_ETHERNETV2            0x00800000
 239 #define RX_PKT_LAYER4_TYPE_MASK         0x00600000
 240 #define RX_PKT_LAYER4_TYPE_TCP_IPV4     0x00000000
 241 #define RX_PKT_IS_VLAN_TAGGED           0x00080000
 242
 243 /* TX descriptor command */
 244 #define TX_ENABLE_INTERRUPT             0x00800000
 245 #define GEN_CRC                         0x00400000
 246 #define TX_FIRST_DESC                   0x00200000
 247 #define TX_LAST_DESC                    0x00100000
 248 #define ZERO_PADDING                    0x00080000
 249 #define GEN_IP_V4_CHECKSUM              0x00040000
 250 #define GEN_TCP_UDP_CHECKSUM            0x00020000
 251 #define UDP_FRAME                       0x00010000
 252 #define MAC_HDR_EXTRA_4_BYTES           0x00008000
 253 #define MAC_HDR_EXTRA_8_BYTES           0x00000200
 254
 255 #define TX_IHL_SHIFT                    11
 256
 257
 258 /* global *******************************************************************/
 259 struct mv643xx_eth_shared_private {
 260         /*
 261          * Ethernet controller base address.
 262          */
 263         void __iomem *base;
 264
 265         /*
 266          * Per-port MBUS window access register value.
 267          */
 268         u32 win_protect;
 269
 270         /*
 271          * Hardware-specific parameters.
 272          */
 273         int extended_rx_coal_limit;
 274         int tx_bw_control;
 275         int tx_csum_limit;
 276         struct clk *clk;
 277 };
 278
 279 #define TX_BW_CONTROL_ABSENT            0
 280 #define TX_BW_CONTROL_OLD_LAYOUT        1
 281 #define TX_BW_CONTROL_NEW_LAYOUT        2
 282
 283 static int mv643xx_eth_open(struct net_device *dev);
 284 static int mv643xx_eth_stop(struct net_device *dev);
 285
 286
 287 /* per-port *****************************************************************/
 288 struct mib_counters {
 289         u64 good_octets_received;
 290         u32 bad_octets_received;
 291         u32 internal_mac_transmit_err;
 292         u32 good_frames_received;
 293         u32 bad_frames_received;
 294         u32 broadcast_frames_received;
 295         u32 multicast_frames_received;
 296         u32 frames_64_octets;
 297         u32 frames_65_to_127_octets;
 298         u32 frames_128_to_255_octets;
 299         u32 frames_256_to_511_octets;
 300         u32 frames_512_to_1023_octets;
 301         u32 frames_1024_to_max_octets;
 302         u64 good_octets_sent;
 303         u32 good_frames_sent;
 304         u32 excessive_collision;
 305         u32 multicast_frames_sent;
 306         u32 broadcast_frames_sent;
 307         u32 unrec_mac_control_received;
 308         u32 fc_sent;
 309         u32 good_fc_received;
 310         u32 bad_fc_received;
 311         u32 undersize_received;
 312         u32 fragments_received;
 313         u32 oversize_received;
 314         u32 jabber_received;
 315         u32 mac_receive_error;
 316         u32 bad_crc_event;
 317         u32 collision;
 318         u32 late_collision;
 319         /* Non MIB hardware counters */
 320         u32 rx_discard;
 321         u32 rx_overrun;
 322 };
 323
 324 struct rx_queue {
 325         int index;
 326
 327         int rx_ring_size;
 328
 329         int rx_desc_count;
 330         int rx_curr_desc;
 331         int rx_used_desc;
 332
 333         struct rx_desc *rx_desc_area;
 334         dma_addr_t rx_desc_dma;
 335         int rx_desc_area_size;
 336         struct sk_buff **rx_skb;
 337 };
 338
 339 struct tx_queue {
 340         int index;
 341
 342         int tx_ring_size;
 343
 344         int tx_desc_count;
 345         int tx_curr_desc;
 346         int tx_used_desc;
 347
 348         struct tx_desc *tx_desc_area;
 349         dma_addr_t tx_desc_dma;
 350         int tx_desc_area_size;
 351
 352         struct sk_buff_head tx_skb;
 353
 354         unsigned long tx_packets;
 355         unsigned long tx_bytes;
 356         unsigned long tx_dropped;
 357 };
 358
 359 struct mv643xx_eth_private {
 360         struct mv643xx_eth_shared_private *shared;
 361         void __iomem *base;
 362         int port_num;
 363
 364         struct net_device *dev;
 365
 366         struct phy_device *phy;
 367
 368         struct timer_list mib_counters_timer;
 369         spinlock_t mib_counters_lock;
 370         struct mib_counters mib_counters;
 371
 372         struct work_struct tx_timeout_task;
 373
 374         struct napi_struct napi;
 375         u32 int_mask;
 376         u8 oom;
 377         u8 work_link;
 378         u8 work_tx;
 379         u8 work_tx_end;
 380         u8 work_rx;
 381         u8 work_rx_refill;
 382
 383         int skb_size;
 384
 385         /*
 386          * RX state.
 387          */
 388         int rx_ring_size;
 389         unsigned long rx_desc_sram_addr;
 390         int rx_desc_sram_size;
 391         int rxq_count;
 392         struct timer_list rx_oom;
 393         struct rx_queue rxq[8];
 394
 395         /*
 396          * TX state.
 397          */
 398         int tx_ring_size;
 399         unsigned long tx_desc_sram_addr;
 400         int tx_desc_sram_size;
 401         int txq_count;
 402         struct tx_queue txq[8];
 403
 404         /*
 405          * Hardware-specific parameters.
 406          */
 407         struct clk *clk;
 408         unsigned int t_clk;
 409 };
 410
 411
 412 /* port register accessors **************************************************/
 413 static inline u32 rdl(struct mv643xx_eth_private *mp, int offset)
 414 {
 415         return readl(mp->shared->base + offset);
 416 }
 417
 418 static inline u32 rdlp(struct mv643xx_eth_private *mp, int offset)
 419 {
 420         return readl(mp->base + offset);
 421 }
 422
 423 static inline void wrl(struct mv643xx_eth_private *mp, int offset, u32 data)
 424 {
 425         writel(data, mp->shared->base + offset);
 426 }
 427
 428 static inline void wrlp(struct mv643xx_eth_private *mp, int offset, u32 data)
 429 {
 430         writel(data, mp->base + offset);
 431 }
 432
 433
 434 /* rxq/txq helper functions *************************************************/
 435 static struct mv643xx_eth_private *rxq_to_mp(struct rx_queue *rxq)
 436 {
 437         return container_of(rxq, struct mv643xx_eth_private, rxq[rxq->index]);
 438 }
 439
 440 static struct mv643xx_eth_private *txq_to_mp(struct tx_queue *txq)
 441 {
 442         return container_of(txq, struct mv643xx_eth_private, txq[txq->index]);
 443 }
 444
 445 static void rxq_enable(struct rx_queue *rxq)
 446 {
 447         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 448         wrlp(mp, RXQ_COMMAND, 1 << rxq->index);
 449 }
 450
 451 static void rxq_disable(struct rx_queue *rxq)
 452 {
 453         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 454         u8 mask = 1 << rxq->index;
 455
 456         wrlp(mp, RXQ_COMMAND, mask << 8);
 457         while (rdlp(mp, RXQ_COMMAND) & mask)
 458                 udelay(10);
 459 }
 460
 461 static void txq_reset_hw_ptr(struct tx_queue *txq)
 462 {
 463         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 464         u32 addr;
 465
 466         addr = (u32)txq->tx_desc_dma;
 467         addr += txq->tx_curr_desc * sizeof(struct tx_desc);
 468         wrlp(mp, TXQ_CURRENT_DESC_PTR(txq->index), addr);
 469 }
 470
 471 static void txq_enable(struct tx_queue *txq)
 472 {
 473         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 474         wrlp(mp, TXQ_COMMAND, 1 << txq->index);
 475 }
 476
 477 static void txq_disable(struct tx_queue *txq)
 478 {
 479         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 480         u8 mask = 1 << txq->index;
 481
 482         wrlp(mp, TXQ_COMMAND, mask << 8);
 483         while (rdlp(mp, TXQ_COMMAND) & mask)
 484                 udelay(10);
 485 }
 486
 487 static void txq_maybe_wake(struct tx_queue *txq)
 488 {
 489         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 490         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 491
 492         if (netif_tx_queue_stopped(nq)) {
 493                 __netif_tx_lock(nq, smp_processor_id());
 494                 if (txq->tx_ring_size - txq->tx_desc_count >= MAX_SKB_FRAGS + 1)
 495                         netif_tx_wake_queue(nq);
 496                 __netif_tx_unlock(nq);
 497         }
 498 }
 499
 500 static int rxq_process(struct rx_queue *rxq, int budget)
 501 {
 502         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 503         struct net_device_stats *stats = &mp->dev->stats;
 504         int rx;
 505
 506         rx = 0;
 507         while (rx < budget && rxq->rx_desc_count) {
 508                 struct rx_desc *rx_desc;
 509                 unsigned int cmd_sts;
 510                 struct sk_buff *skb;
 511                 u16 byte_cnt;
 512
 513                 rx_desc = &rxq->rx_desc_area[rxq->rx_curr_desc];
 514
 515                 cmd_sts = rx_desc->cmd_sts;
 516                 if (cmd_sts & BUFFER_OWNED_BY_DMA)
 517                         break;
 518                 rmb();
 519
 520                 skb = rxq->rx_skb[rxq->rx_curr_desc];
 521                 rxq->rx_skb[rxq->rx_curr_desc] = NULL;
 522
 523                 rxq->rx_curr_desc++;
 524                 if (rxq->rx_curr_desc == rxq->rx_ring_size)
 525                         rxq->rx_curr_desc = 0;
 526
 527                 dma_unmap_single(mp->dev->dev.parent, rx_desc->buf_ptr,
 528                                  rx_desc->buf_size, DMA_FROM_DEVICE);
 529                 rxq->rx_desc_count--;
 530                 rx++;
 531
 532                 mp->work_rx_refill |= 1 << rxq->index;
 533
 534                 byte_cnt = rx_desc->byte_cnt;
 535
 536                 /*
 537                  * Update statistics.
 538                  *
 539                  * Note that the descriptor byte count includes 2 dummy
 540                  * bytes automatically inserted by the hardware at the
 541                  * start of the packet (which we don't count), and a 4
 542                  * byte CRC at the end of the packet (which we do count).
 543                  */
 544                 stats->rx_packets++;
 545                 stats->rx_bytes += byte_cnt - 2;
 546
 547                 /*
 548                  * In case we received a packet without first / last bits
 549                  * on, or the error summary bit is set, the packet needs
 550                  * to be dropped.
 551                  */
 552                 if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC | ERROR_SUMMARY))
 553                         != (RX_FIRST_DESC | RX_LAST_DESC))
 554                         goto err;
 555
 556                 /*
 557                  * The -4 is for the CRC in the trailer of the
 558                  * received packet
 559                  */
 560                 skb_put(skb, byte_cnt - 2 - 4);
 561
 562                 if (cmd_sts & LAYER_4_CHECKSUM_OK)
 563                         skb->ip_summed = CHECKSUM_UNNECESSARY;
 564                 skb->protocol = eth_type_trans(skb, mp->dev);
 565
 566                 napi_gro_receive(&mp->napi, skb);
 567
 568                 continue;
 569
 570 err:
 571                 stats->rx_dropped++;
 572
 573                 if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
 574                         (RX_FIRST_DESC | RX_LAST_DESC)) {
 575                         if (net_ratelimit())
 576                                 netdev_err(mp->dev,
 577                                            "received packet spanning multiple descriptors\n");
 578                 }
 579
 580                 if (cmd_sts & ERROR_SUMMARY)
 581                         stats->rx_errors++;
 582
 583                 dev_kfree_skb(skb);
 584         }
 585
 586         if (rx < budget)
 587                 mp->work_rx &= ~(1 << rxq->index);
 588
 589         return rx;
 590 }
 591
 592 static int rxq_refill(struct rx_queue *rxq, int budget)
 593 {
 594         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 595         int refilled;
 596
 597         refilled = 0;
 598         while (refilled < budget && rxq->rx_desc_count < rxq->rx_ring_size) {
 599                 struct sk_buff *skb;
 600                 int rx;
 601                 struct rx_desc *rx_desc;
 602                 int size;
 603
 604                 skb = netdev_alloc_skb(mp->dev, mp->skb_size);
 605
 606                 if (skb == NULL) {
 607                         mp->oom = 1;
 608                         goto oom;
 609                 }
 610
 611                 if (SKB_DMA_REALIGN)
 612                         skb_reserve(skb, SKB_DMA_REALIGN);
 613
 614                 refilled++;
 615                 rxq->rx_desc_count++;
 616
 617                 rx = rxq->rx_used_desc++;
 618                 if (rxq->rx_used_desc == rxq->rx_ring_size)
 619                         rxq->rx_used_desc = 0;
 620
 621                 rx_desc = rxq->rx_desc_area + rx;
 622
 623                 size = skb_end_pointer(skb) - skb->data;
 624                 rx_desc->buf_ptr = dma_map_single(mp->dev->dev.parent,
 625                                                   skb->data, size,
 626                                                   DMA_FROM_DEVICE);
 627                 rx_desc->buf_size = size;
 628                 rxq->rx_skb[rx] = skb;
 629                 wmb();
 630                 rx_desc->cmd_sts = BUFFER_OWNED_BY_DMA | RX_ENABLE_INTERRUPT;
 631                 wmb();
 632
 633                 /*
 634                  * The hardware automatically prepends 2 bytes of
 635                  * dummy data to each received packet, so that the
 636                  * IP header ends up 16-byte aligned.
 637                  */
 638                 skb_reserve(skb, 2);
 639         }
 640
 641         if (refilled < budget)
 642                 mp->work_rx_refill &= ~(1 << rxq->index);
 643
 644 oom:
 645         return refilled;
 646 }
 647
 648
 649 /* tx ***********************************************************************/
 650 static inline unsigned int has_tiny_unaligned_frags(struct sk_buff *skb)
 651 {
 652         int frag;
 653
 654         for (frag = 0; frag < skb_shinfo(skb)->nr_frags; frag++) {
 655                 const skb_frag_t *fragp = &skb_shinfo(skb)->frags[frag];
 656
 657                 if (skb_frag_size(fragp) <= 8 && fragp->page_offset & 7)
 658                         return 1;
 659         }
 660
 661         return 0;
 662 }
 663
 664 static void txq_submit_frag_skb(struct tx_queue *txq, struct sk_buff *skb)
 665 {
 666         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 667         int nr_frags = skb_shinfo(skb)->nr_frags;
 668         int frag;
 669
 670         for (frag = 0; frag < nr_frags; frag++) {
 671                 skb_frag_t *this_frag;
 672                 int tx_index;
 673                 struct tx_desc *desc;
 674
 675                 this_frag = &skb_shinfo(skb)->frags[frag];
 676                 tx_index = txq->tx_curr_desc++;
 677                 if (txq->tx_curr_desc == txq->tx_ring_size)
 678                         txq->tx_curr_desc = 0;
 679                 desc = &txq->tx_desc_area[tx_index];
 680
 681                 /*
 682                  * The last fragment will generate an interrupt
 683                  * which will free the skb on TX completion.
 684                  */
 685                 if (frag == nr_frags - 1) {
 686                         desc->cmd_sts = BUFFER_OWNED_BY_DMA |
 687                                         ZERO_PADDING | TX_LAST_DESC |
 688                                         TX_ENABLE_INTERRUPT;
 689                 } else {
 690                         desc->cmd_sts = BUFFER_OWNED_BY_DMA;
 691                 }
 692
 693                 desc->l4i_chk = 0;
 694                 desc->byte_cnt = skb_frag_size(this_frag);
 695                 desc->buf_ptr = skb_frag_dma_map(mp->dev->dev.parent,
 696                                                  this_frag, 0,
 697                                                  skb_frag_size(this_frag),
 698                                                  DMA_TO_DEVICE);
 699         }
 700 }
 701
 702 static inline __be16 sum16_as_be(__sum16 sum)
 703 {
 704         return (__force __be16)sum;
 705 }
 706
 707 static int txq_submit_skb(struct tx_queue *txq, struct sk_buff *skb)
 708 {
 709         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 710         int nr_frags = skb_shinfo(skb)->nr_frags;
 711         int tx_index;
 712         struct tx_desc *desc;
 713         u32 cmd_sts;
 714         u16 l4i_chk;
 715         int length;
 716
 717         cmd_sts = TX_FIRST_DESC | GEN_CRC | BUFFER_OWNED_BY_DMA;
 718         l4i_chk = 0;
 719
 720         if (skb->ip_summed == CHECKSUM_PARTIAL) {
 721                 int hdr_len;
 722                 int tag_bytes;
 723
 724                 BUG_ON(skb->protocol != htons(ETH_P_IP) &&
 725                        skb->protocol != htons(ETH_P_8021Q));
 726
 727                 hdr_len = (void *)ip_hdr(skb) - (void *)skb->data;
 728                 tag_bytes = hdr_len - ETH_HLEN;
 729                 if (skb->len - hdr_len > mp->shared->tx_csum_limit ||
 730                     unlikely(tag_bytes & ~12)) {
 731                         if (skb_checksum_help(skb) == 0)
 732                                 goto no_csum;
 733                         kfree_skb(skb);
 734                         return 1;
 735                 }
 736
 737                 if (tag_bytes & 4)
 738                         cmd_sts |= MAC_HDR_EXTRA_4_BYTES;
 739                 if (tag_bytes & 8)
 740                         cmd_sts |= MAC_HDR_EXTRA_8_BYTES;
 741
 742                 cmd_sts |= GEN_TCP_UDP_CHECKSUM |
 743                            GEN_IP_V4_CHECKSUM   |
 744                            ip_hdr(skb)->ihl << TX_IHL_SHIFT;
 745
 746                 switch (ip_hdr(skb)->protocol) {
 747                 case IPPROTO_UDP:
 748                         cmd_sts |= UDP_FRAME;
 749                         l4i_chk = ntohs(sum16_as_be(udp_hdr(skb)->check));
 750                         break;
 751                 case IPPROTO_TCP:
 752                         l4i_chk = ntohs(sum16_as_be(tcp_hdr(skb)->check));
 753                         break;
 754                 default:
 755                         BUG();
 756                 }
 757         } else {
 758 no_csum:
 759                 /* Errata BTS #50, IHL must be 5 if no HW checksum */
 760                 cmd_sts |= 5 << TX_IHL_SHIFT;
 761         }
 762
 763         tx_index = txq->tx_curr_desc++;
 764         if (txq->tx_curr_desc == txq->tx_ring_size)
 765                 txq->tx_curr_desc = 0;
 766         desc = &txq->tx_desc_area[tx_index];
 767
 768         if (nr_frags) {
 769                 txq_submit_frag_skb(txq, skb);
 770                 length = skb_headlen(skb);
 771         } else {
 772                 cmd_sts |= ZERO_PADDING | TX_LAST_DESC | TX_ENABLE_INTERRUPT;
 773                 length = skb->len;
 774         }
 775
 776         desc->l4i_chk = l4i_chk;
 777         desc->byte_cnt = length;
 778         desc->buf_ptr = dma_map_single(mp->dev->dev.parent, skb->data,
 779                                        length, DMA_TO_DEVICE);
 780
 781         __skb_queue_tail(&txq->tx_skb, skb);
 782
 783         skb_tx_timestamp(skb);
 784
 785         /* ensure all other descriptors are written before first cmd_sts */
 786         wmb();
 787         desc->cmd_sts = cmd_sts;
 788
 789         /* clear TX_END status */
 790         mp->work_tx_end &= ~(1 << txq->index);
 791
 792         /* ensure all descriptors are written before poking hardware */
 793         wmb();
 794         txq_enable(txq);
 795
 796         txq->tx_desc_count += nr_frags + 1;
 797
 798         return 0;
 799 }
 800
 801 static netdev_tx_t mv643xx_eth_xmit(struct sk_buff *skb, struct net_device *dev)
 802 {
 803         struct mv643xx_eth_private *mp = netdev_priv(dev);
 804         int length, queue;
 805         struct tx_queue *txq;
 806         struct netdev_queue *nq;
 807
 808         queue = skb_get_queue_mapping(skb);
 809         txq = mp->txq + queue;
 810         nq = netdev_get_tx_queue(dev, queue);
 811
 812         if (has_tiny_unaligned_frags(skb) && __skb_linearize(skb)) {
 813                 txq->tx_dropped++;
 814                 netdev_printk(KERN_DEBUG, dev,
 815                               "failed to linearize skb with tiny unaligned fragment\n");
 816                 return NETDEV_TX_BUSY;
 817         }
 818
 819         if (txq->tx_ring_size - txq->tx_desc_count < MAX_SKB_FRAGS + 1) {
 820                 if (net_ratelimit())
 821                         netdev_err(dev, "tx queue full?!\n");
 822                 kfree_skb(skb);
 823                 return NETDEV_TX_OK;
 824         }
 825
 826         length = skb->len;
 827
 828         if (!txq_submit_skb(txq, skb)) {
 829                 int entries_left;
 830
 831                 txq->tx_bytes += length;
 832                 txq->tx_packets++;
 833
 834                 entries_left = txq->tx_ring_size - txq->tx_desc_count;
 835                 if (entries_left < MAX_SKB_FRAGS + 1)
 836                         netif_tx_stop_queue(nq);
 837         }
 838
 839         return NETDEV_TX_OK;
 840 }
 841
 842
 843 /* tx napi ******************************************************************/
 844 static void txq_kick(struct tx_queue *txq)
 845 {
 846         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 847         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 848         u32 hw_desc_ptr;
 849         u32 expected_ptr;
 850
 851         __netif_tx_lock(nq, smp_processor_id());
 852
 853         if (rdlp(mp, TXQ_COMMAND) & (1 << txq->index))
 854                 goto out;
 855
 856         hw_desc_ptr = rdlp(mp, TXQ_CURRENT_DESC_PTR(txq->index));
 857         expected_ptr = (u32)txq->tx_desc_dma +
 858                                 txq->tx_curr_desc * sizeof(struct tx_desc);
 859
 860         if (hw_desc_ptr != expected_ptr)
 861                 txq_enable(txq);
 862
 863 out:
 864         __netif_tx_unlock(nq);
 865
 866         mp->work_tx_end &= ~(1 << txq->index);
 867 }
 868
 869 static int txq_reclaim(struct tx_queue *txq, int budget, int force)
 870 {
 871         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 872         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 873         int reclaimed;
 874
 875         __netif_tx_lock_bh(nq);
 876
 877         reclaimed = 0;
 878         while (reclaimed < budget && txq->tx_desc_count > 0) {
 879                 int tx_index;
 880                 struct tx_desc *desc;
 881                 u32 cmd_sts;
 882                 struct sk_buff *skb;
 883
 884                 tx_index = txq->tx_used_desc;
 885                 desc = &txq->tx_desc_area[tx_index];
 886                 cmd_sts = desc->cmd_sts;
 887
 888                 if (cmd_sts & BUFFER_OWNED_BY_DMA) {
 889                         if (!force)
 890                                 break;
 891                         desc->cmd_sts = cmd_sts & ~BUFFER_OWNED_BY_DMA;
 892                 }
 893
 894                 txq->tx_used_desc = tx_index + 1;
 895                 if (txq->tx_used_desc == txq->tx_ring_size)
 896                         txq->tx_used_desc = 0;
 897
 898                 reclaimed++;
 899                 txq->tx_desc_count--;
 900
 901                 skb = NULL;
 902                 if (cmd_sts & TX_LAST_DESC)
 903                         skb = __skb_dequeue(&txq->tx_skb);
 904
 905                 if (cmd_sts & ERROR_SUMMARY) {
 906                         netdev_info(mp->dev, "tx error\n");
 907                         mp->dev->stats.tx_errors++;
 908                 }
 909
 910                 if (cmd_sts & TX_FIRST_DESC) {
 911                         dma_unmap_single(mp->dev->dev.parent, desc->buf_ptr,
 912                                          desc->byte_cnt, DMA_TO_DEVICE);
 913                 } else {
 914                         dma_unmap_page(mp->dev->dev.parent, desc->buf_ptr,
 915                                        desc->byte_cnt, DMA_TO_DEVICE);
 916                 }
 917
 918                 dev_kfree_skb(skb);
 919         }
 920
 921         __netif_tx_unlock_bh(nq);
 922
 923         if (reclaimed < budget)
 924                 mp->work_tx &= ~(1 << txq->index);
 925
 926         return reclaimed;
 927 }
 928
 929
 930 /* tx rate control **********************************************************/
 931 /*
 932  * Set total maximum TX rate (shared by all TX queues for this port)
 933  * to 'rate' bits per second, with a maximum burst of 'burst' bytes.
 934  */
 935 static void tx_set_rate(struct mv643xx_eth_private *mp, int rate, int burst)
 936 {
 937         int token_rate;
 938         int mtu;
 939         int bucket_size;
 940
 941         token_rate = ((rate / 1000) * 64) / (mp->t_clk / 1000);
 942         if (token_rate > 1023)
 943                 token_rate = 1023;
 944
 945         mtu = (mp->dev->mtu + 255) >> 8;
 946         if (mtu > 63)
 947                 mtu = 63;
 948
 949         bucket_size = (burst + 255) >> 8;
 950         if (bucket_size > 65535)
 951                 bucket_size = 65535;
 952
 953         switch (mp->shared->tx_bw_control) {
 954         case TX_BW_CONTROL_OLD_LAYOUT:
 955                 wrlp(mp, TX_BW_RATE, token_rate);
 956                 wrlp(mp, TX_BW_MTU, mtu);
 957                 wrlp(mp, TX_BW_BURST, bucket_size);
 958                 break;
 959         case TX_BW_CONTROL_NEW_LAYOUT:
 960                 wrlp(mp, TX_BW_RATE_MOVED, token_rate);
 961                 wrlp(mp, TX_BW_MTU_MOVED, mtu);
 962                 wrlp(mp, TX_BW_BURST_MOVED, bucket_size);
 963                 break;
 964         }
 965 }
 966
 967 static void txq_set_rate(struct tx_queue *txq, int rate, int burst)
 968 {
 969         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 970         int token_rate;
 971         int bucket_size;
 972
 973         token_rate = ((rate / 1000) * 64) / (mp->t_clk / 1000);
 974         if (token_rate > 1023)
 975                 token_rate = 1023;
 976
 977         bucket_size = (burst + 255) >> 8;
 978         if (bucket_size > 65535)
 979                 bucket_size = 65535;
 980
 981         wrlp(mp, TXQ_BW_TOKENS(txq->index), token_rate << 14);
 982         wrlp(mp, TXQ_BW_CONF(txq->index), (bucket_size << 10) | token_rate);
 983 }
 984
 985 static void txq_set_fixed_prio_mode(struct tx_queue *txq)
 986 {
 987         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 988         int off;
 989         u32 val;
 990
 991         /*
 992          * Turn on fixed priority mode.
 993          */
 994         off = 0;
 995         switch (mp->shared->tx_bw_control) {
 996         case TX_BW_CONTROL_OLD_LAYOUT:
 997                 off = TXQ_FIX_PRIO_CONF;
 998                 break;
 999         case TX_BW_CONTROL_NEW_LAYOUT:
1000                 off = TXQ_FIX_PRIO_CONF_MOVED;
1001                 break;
1002         }
1003
1004         if (off) {
1005                 val = rdlp(mp, off);
1006                 val |= 1 << txq->index;
1007                 wrlp(mp, off, val);
1008         }
1009 }
1010
1011
1012 /* mii management interface *************************************************/
1013 static void mv643xx_adjust_pscr(struct mv643xx_eth_private *mp)
1014 {
1015         u32 pscr = rdlp(mp, PORT_SERIAL_CONTROL);
1016         u32 autoneg_disable = FORCE_LINK_PASS |
1017                      DISABLE_AUTO_NEG_SPEED_GMII |
1018                      DISABLE_AUTO_NEG_FOR_FLOW_CTRL |
1019                      DISABLE_AUTO_NEG_FOR_DUPLEX;
1020
1021         if (mp->phy->autoneg == AUTONEG_ENABLE) {
1022                 /* enable auto negotiation */
1023                 pscr &= ~autoneg_disable;
1024                 goto out_write;
1025         }
1026
1027         pscr |= autoneg_disable;
1028
1029         if (mp->phy->speed == SPEED_1000) {
1030                 /* force gigabit, half duplex not supported */
1031                 pscr |= SET_GMII_SPEED_TO_1000;
1032                 pscr |= SET_FULL_DUPLEX_MODE;
1033                 goto out_write;
1034         }
1035
1036         pscr &= ~SET_GMII_SPEED_TO_1000;
1037
1038         if (mp->phy->speed == SPEED_100)
1039                 pscr |= SET_MII_SPEED_TO_100;
1040         else
1041                 pscr &= ~SET_MII_SPEED_TO_100;
1042
1043         if (mp->phy->duplex == DUPLEX_FULL)
1044                 pscr |= SET_FULL_DUPLEX_MODE;
1045         else
1046                 pscr &= ~SET_FULL_DUPLEX_MODE;
1047
1048 out_write:
1049         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
1050 }
1051
1052 /* statistics ***************************************************************/
1053 static struct net_device_stats *mv643xx_eth_get_stats(struct net_device *dev)
1054 {
1055         struct mv643xx_eth_private *mp = netdev_priv(dev);
1056         struct net_device_stats *stats = &dev->stats;
1057         unsigned long tx_packets = 0;
1058         unsigned long tx_bytes = 0;
1059         unsigned long tx_dropped = 0;
1060         int i;
1061
1062         for (i = 0; i < mp->txq_count; i++) {
1063                 struct tx_queue *txq = mp->txq + i;
1064
1065                 tx_packets += txq->tx_packets;
1066                 tx_bytes += txq->tx_bytes;
1067                 tx_dropped += txq->tx_dropped;
1068         }
1069
1070         stats->tx_packets = tx_packets;
1071         stats->tx_bytes = tx_bytes;
1072         stats->tx_dropped = tx_dropped;
1073
1074         return stats;
1075 }
1076
1077 static inline u32 mib_read(struct mv643xx_eth_private *mp, int offset)
1078 {
1079         return rdl(mp, MIB_COUNTERS(mp->port_num) + offset);
1080 }
1081
1082 static void mib_counters_clear(struct mv643xx_eth_private *mp)
1083 {
1084         int i;
1085
1086         for (i = 0; i < 0x80; i += 4)
1087                 mib_read(mp, i);
1088
1089         /* Clear non MIB hw counters also */
1090         rdlp(mp, RX_DISCARD_FRAME_CNT);
1091         rdlp(mp, RX_OVERRUN_FRAME_CNT);
1092 }
1093
1094 static void mib_counters_update(struct mv643xx_eth_private *mp)
1095 {
1096         struct mib_counters *p = &mp->mib_counters;
1097
1098         spin_lock_bh(&mp->mib_counters_lock);
1099         p->good_octets_received += mib_read(mp, 0x00);
1100         p->bad_octets_received += mib_read(mp, 0x08);
1101         p->internal_mac_transmit_err += mib_read(mp, 0x0c);
1102         p->good_frames_received += mib_read(mp, 0x10);
1103         p->bad_frames_received += mib_read(mp, 0x14);
1104         p->broadcast_frames_received += mib_read(mp, 0x18);
1105         p->multicast_frames_received += mib_read(mp, 0x1c);
1106         p->frames_64_octets += mib_read(mp, 0x20);
1107         p->frames_65_to_127_octets += mib_read(mp, 0x24);
1108         p->frames_128_to_255_octets += mib_read(mp, 0x28);
1109         p->frames_256_to_511_octets += mib_read(mp, 0x2c);
1110         p->frames_512_to_1023_octets += mib_read(mp, 0x30);
1111         p->frames_1024_to_max_octets += mib_read(mp, 0x34);
1112         p->good_octets_sent += mib_read(mp, 0x38);
1113         p->good_frames_sent += mib_read(mp, 0x40);
1114         p->excessive_collision += mib_read(mp, 0x44);
1115         p->multicast_frames_sent += mib_read(mp, 0x48);
1116         p->broadcast_frames_sent += mib_read(mp, 0x4c);
1117         p->unrec_mac_control_received += mib_read(mp, 0x50);
1118         p->fc_sent += mib_read(mp, 0x54);
1119         p->good_fc_received += mib_read(mp, 0x58);
1120         p->bad_fc_received += mib_read(mp, 0x5c);
1121         p->undersize_received += mib_read(mp, 0x60);
1122         p->fragments_received += mib_read(mp, 0x64);
1123         p->oversize_received += mib_read(mp, 0x68);
1124         p->jabber_received += mib_read(mp, 0x6c);
1125         p->mac_receive_error += mib_read(mp, 0x70);
1126         p->bad_crc_event += mib_read(mp, 0x74);
1127         p->collision += mib_read(mp, 0x78);
1128         p->late_collision += mib_read(mp, 0x7c);
1129         /* Non MIB hardware counters */
1130         p->rx_discard += rdlp(mp, RX_DISCARD_FRAME_CNT);
1131         p->rx_overrun += rdlp(mp, RX_OVERRUN_FRAME_CNT);
1132         spin_unlock_bh(&mp->mib_counters_lock);
1133 }
1134
1135 static void mib_counters_timer_wrapper(unsigned long _mp)
1136 {
1137         struct mv643xx_eth_private *mp = (void *)_mp;
1138         mib_counters_update(mp);
1139         mod_timer(&mp->mib_counters_timer, jiffies + 30 * HZ);
1140 }
1141
1142
1143 /* interrupt coalescing *****************************************************/
1144 /*
1145  * Hardware coalescing parameters are set in units of 64 t_clk
1146  * cycles.  I.e.:
1147  *
1148  *      coal_delay_in_usec = 64000000 * register_value / t_clk_rate
1149  *
1150  *      register_value = coal_delay_in_usec * t_clk_rate / 64000000
1151  *
1152  * In the ->set*() methods, we round the computed register value
1153  * to the nearest integer.
1154  */
1155 static unsigned int get_rx_coal(struct mv643xx_eth_private *mp)
1156 {
1157         u32 val = rdlp(mp, SDMA_CONFIG);
1158         u64 temp;
1159
1160         if (mp->shared->extended_rx_coal_limit)
1161                 temp = ((val & 0x02000000) >> 10) | ((val & 0x003fff80) >> 7);
1162         else
1163                 temp = (val & 0x003fff00) >> 8;
1164
1165         temp *= 64000000;
1166         do_div(temp, mp->t_clk);
1167
1168         return (unsigned int)temp;
1169 }
1170
1171 static void set_rx_coal(struct mv643xx_eth_private *mp, unsigned int usec)
1172 {
1173         u64 temp;
1174         u32 val;
1175
1176         temp = (u64)usec * mp->t_clk;
1177         temp += 31999999;
1178         do_div(temp, 64000000);
1179
1180         val = rdlp(mp, SDMA_CONFIG);
1181         if (mp->shared->extended_rx_coal_limit) {
1182                 if (temp > 0xffff)
1183                         temp = 0xffff;
1184                 val &= ~0x023fff80;
1185                 val |= (temp & 0x8000) << 10;
1186                 val |= (temp & 0x7fff) << 7;
1187         } else {
1188                 if (temp > 0x3fff)
1189                         temp = 0x3fff;
1190                 val &= ~0x003fff00;
1191                 val |= (temp & 0x3fff) << 8;
1192         }
1193         wrlp(mp, SDMA_CONFIG, val);
1194 }
1195
1196 static unsigned int get_tx_coal(struct mv643xx_eth_private *mp)
1197 {
1198         u64 temp;
1199
1200         temp = (rdlp(mp, TX_FIFO_URGENT_THRESHOLD) & 0x3fff0) >> 4;
1201         temp *= 64000000;
1202         do_div(temp, mp->t_clk);
1203
1204         return (unsigned int)temp;
1205 }
1206
1207 static void set_tx_coal(struct mv643xx_eth_private *mp, unsigned int usec)
1208 {
1209         u64 temp;
1210
1211         temp = (u64)usec * mp->t_clk;
1212         temp += 31999999;
1213         do_div(temp, 64000000);
1214
1215         if (temp > 0x3fff)
1216                 temp = 0x3fff;
1217
1218         wrlp(mp, TX_FIFO_URGENT_THRESHOLD, temp << 4);
1219 }
1220
1221
1222 /* ethtool ******************************************************************/
1223 struct mv643xx_eth_stats {
1224         char stat_string[ETH_GSTRING_LEN];
1225         int sizeof_stat;
1226         int netdev_off;
1227         int mp_off;
1228 };
1229
1230 #define SSTAT(m)                                                \
1231         { #m, FIELD_SIZEOF(struct net_device_stats, m),         \
1232           offsetof(struct net_device, stats.m), -1 }
1233
1234 #define MIBSTAT(m)                                              \
1235         { #m, FIELD_SIZEOF(struct mib_counters, m),             \
1236           -1, offsetof(struct mv643xx_eth_private, mib_counters.m) }
1237
1238 static const struct mv643xx_eth_stats mv643xx_eth_stats[] = {
1239         SSTAT(rx_packets),
1240         SSTAT(tx_packets),
1241         SSTAT(rx_bytes),
1242         SSTAT(tx_bytes),
1243         SSTAT(rx_errors),
1244         SSTAT(tx_errors),
1245         SSTAT(rx_dropped),
1246         SSTAT(tx_dropped),
1247         MIBSTAT(good_octets_received),
1248         MIBSTAT(bad_octets_received),
1249         MIBSTAT(internal_mac_transmit_err),
1250         MIBSTAT(good_frames_received),
1251         MIBSTAT(bad_frames_received),
1252         MIBSTAT(broadcast_frames_received),
1253         MIBSTAT(multicast_frames_received),
1254         MIBSTAT(frames_64_octets),
1255         MIBSTAT(frames_65_to_127_octets),
1256         MIBSTAT(frames_128_to_255_octets),
1257         MIBSTAT(frames_256_to_511_octets),
1258         MIBSTAT(frames_512_to_1023_octets),
1259         MIBSTAT(frames_1024_to_max_octets),
1260         MIBSTAT(good_octets_sent),
1261         MIBSTAT(good_frames_sent),
1262         MIBSTAT(excessive_collision),
1263         MIBSTAT(multicast_frames_sent),
1264         MIBSTAT(broadcast_frames_sent),
1265         MIBSTAT(unrec_mac_control_received),
1266         MIBSTAT(fc_sent),
1267         MIBSTAT(good_fc_received),
1268         MIBSTAT(bad_fc_received),
1269         MIBSTAT(undersize_received),
1270         MIBSTAT(fragments_received),
1271         MIBSTAT(oversize_received),
1272         MIBSTAT(jabber_received),
1273         MIBSTAT(mac_receive_error),
1274         MIBSTAT(bad_crc_event),
1275         MIBSTAT(collision),
1276         MIBSTAT(late_collision),
1277         MIBSTAT(rx_discard),
1278         MIBSTAT(rx_overrun),
1279 };
1280
1281 static int
1282 mv643xx_eth_get_settings_phy(struct mv643xx_eth_private *mp,
1283                              struct ethtool_cmd *cmd)
1284 {
1285         int err;
1286
1287         err = phy_read_status(mp->phy);
1288         if (err == 0)
1289                 err = phy_ethtool_gset(mp->phy, cmd);
1290
1291         /*
1292          * The MAC does not support 1000baseT_Half.
1293          */
1294         cmd->supported &= ~SUPPORTED_1000baseT_Half;
1295         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1296
1297         return err;
1298 }
1299
1300 static int
1301 mv643xx_eth_get_settings_phyless(struct mv643xx_eth_private *mp,
1302                                  struct ethtool_cmd *cmd)
1303 {
1304         u32 port_status;
1305
1306         port_status = rdlp(mp, PORT_STATUS);
1307
1308         cmd->supported = SUPPORTED_MII;
1309         cmd->advertising = ADVERTISED_MII;
1310         switch (port_status & PORT_SPEED_MASK) {
1311         case PORT_SPEED_10:
1312                 ethtool_cmd_speed_set(cmd, SPEED_10);
1313                 break;
1314         case PORT_SPEED_100:
1315                 ethtool_cmd_speed_set(cmd, SPEED_100);
1316                 break;
1317         case PORT_SPEED_1000:
1318                 ethtool_cmd_speed_set(cmd, SPEED_1000);
1319                 break;
1320         default:
1321                 cmd->speed = -1;
1322                 break;
1323         }
1324         cmd->duplex = (port_status & FULL_DUPLEX) ? DUPLEX_FULL : DUPLEX_HALF;
1325         cmd->port = PORT_MII;
1326         cmd->phy_address = 0;
1327         cmd->transceiver = XCVR_INTERNAL;
1328         cmd->autoneg = AUTONEG_DISABLE;
1329         cmd->maxtxpkt = 1;
1330         cmd->maxrxpkt = 1;
1331
1332         return 0;
1333 }
1334
1335 static void
1336 mv643xx_eth_get_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
1337 {
1338         struct mv643xx_eth_private *mp = netdev_priv(dev);
1339         wol->supported = 0;
1340         wol->wolopts = 0;
1341         if (mp->phy)
1342                 phy_ethtool_get_wol(mp->phy, wol);
1343 }
1344
1345 static int
1346 mv643xx_eth_set_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
1347 {
1348         struct mv643xx_eth_private *mp = netdev_priv(dev);
1349         int err;
1350
1351         if (mp->phy == NULL)
1352                 return -EOPNOTSUPP;
1353
1354         err = phy_ethtool_set_wol(mp->phy, wol);
1355         /* Given that mv643xx_eth works without the marvell-specific PHY driver,
1356          * this debugging hint is useful to have.
1357          */
1358         if (err == -EOPNOTSUPP)
1359                 netdev_info(dev, "The PHY does not support set_wol, was CONFIG_MARVELL_PHY enabled?\n");
1360         return err;
1361 }
1362
1363 static int
1364 mv643xx_eth_get_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1365 {
1366         struct mv643xx_eth_private *mp = netdev_priv(dev);
1367
1368         if (mp->phy != NULL)
1369                 return mv643xx_eth_get_settings_phy(mp, cmd);
1370         else
1371                 return mv643xx_eth_get_settings_phyless(mp, cmd);
1372 }
1373
1374 static int
1375 mv643xx_eth_set_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1376 {
1377         struct mv643xx_eth_private *mp = netdev_priv(dev);
1378         int ret;
1379
1380         if (mp->phy == NULL)
1381                 return -EINVAL;
1382
1383         /*
1384          * The MAC does not support 1000baseT_Half.
1385          */
1386         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1387
1388         ret = phy_ethtool_sset(mp->phy, cmd);
1389         if (!ret)
1390                 mv643xx_adjust_pscr(mp);
1391         return ret;
1392 }
1393
1394 static void mv643xx_eth_get_drvinfo(struct net_device *dev,
1395                                     struct ethtool_drvinfo *drvinfo)
1396 {
1397         strlcpy(drvinfo->driver, mv643xx_eth_driver_name,
1398                 sizeof(drvinfo->driver));
1399         strlcpy(drvinfo->version, mv643xx_eth_driver_version,
1400                 sizeof(drvinfo->version));
1401         strlcpy(drvinfo->fw_version, "N/A", sizeof(drvinfo->fw_version));
1402         strlcpy(drvinfo->bus_info, "platform", sizeof(drvinfo->bus_info));
1403         drvinfo->n_stats = ARRAY_SIZE(mv643xx_eth_stats);
1404 }
1405
1406 static int mv643xx_eth_nway_reset(struct net_device *dev)
1407 {
1408         struct mv643xx_eth_private *mp = netdev_priv(dev);
1409
1410         if (mp->phy == NULL)
1411                 return -EINVAL;
1412
1413         return genphy_restart_aneg(mp->phy);
1414 }
1415
1416 static int
1417 mv643xx_eth_get_coalesce(struct net_device *dev, struct ethtool_coalesce *ec)
1418 {
1419         struct mv643xx_eth_private *mp = netdev_priv(dev);
1420
1421         ec->rx_coalesce_usecs = get_rx_coal(mp);
1422         ec->tx_coalesce_usecs = get_tx_coal(mp);
1423
1424         return 0;
1425 }
1426
1427 static int
1428 mv643xx_eth_set_coalesce(struct net_device *dev, struct ethtool_coalesce *ec)
1429 {
1430         struct mv643xx_eth_private *mp = netdev_priv(dev);
1431
1432         set_rx_coal(mp, ec->rx_coalesce_usecs);
1433         set_tx_coal(mp, ec->tx_coalesce_usecs);
1434
1435         return 0;
1436 }
1437
1438 static void
1439 mv643xx_eth_get_ringparam(struct net_device *dev, struct ethtool_ringparam *er)
1440 {
1441         struct mv643xx_eth_private *mp = netdev_priv(dev);
1442
1443         er->rx_max_pending = 4096;
1444         er->tx_max_pending = 4096;
1445
1446         er->rx_pending = mp->rx_ring_size;
1447         er->tx_pending = mp->tx_ring_size;
1448 }
1449
1450 static int
1451 mv643xx_eth_set_ringparam(struct net_device *dev, struct ethtool_ringparam *er)
1452 {
1453         struct mv643xx_eth_private *mp = netdev_priv(dev);
1454
1455         if (er->rx_mini_pending || er->rx_jumbo_pending)
1456                 return -EINVAL;
1457
1458         mp->rx_ring_size = er->rx_pending < 4096 ? er->rx_pending : 4096;
1459         mp->tx_ring_size = er->tx_pending < 4096 ? er->tx_pending : 4096;
1460
1461         if (netif_running(dev)) {
1462                 mv643xx_eth_stop(dev);
1463                 if (mv643xx_eth_open(dev)) {
1464                         netdev_err(dev,
1465                                    "fatal error on re-opening device after ring param change\n");
1466                         return -ENOMEM;
1467                 }
1468         }
1469
1470         return 0;
1471 }
1472
1473
1474 static int
1475 mv643xx_eth_set_features(struct net_device *dev, netdev_features_t features)
1476 {
1477         struct mv643xx_eth_private *mp = netdev_priv(dev);
1478         bool rx_csum = features & NETIF_F_RXCSUM;
1479
1480         wrlp(mp, PORT_CONFIG, rx_csum ? 0x02000000 : 0x00000000);
1481
1482         return 0;
1483 }
1484
1485 static void mv643xx_eth_get_strings(struct net_device *dev,
1486                                     uint32_t stringset, uint8_t *data)
1487 {
1488         int i;
1489
1490         if (stringset == ETH_SS_STATS) {
1491                 for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1492                         memcpy(data + i * ETH_GSTRING_LEN,
1493                                 mv643xx_eth_stats[i].stat_string,
1494                                 ETH_GSTRING_LEN);
1495                 }
1496         }
1497 }
1498
1499 static void mv643xx_eth_get_ethtool_stats(struct net_device *dev,
1500                                           struct ethtool_stats *stats,
1501                                           uint64_t *data)
1502 {
1503         struct mv643xx_eth_private *mp = netdev_priv(dev);
1504         int i;
1505
1506         mv643xx_eth_get_stats(dev);
1507         mib_counters_update(mp);
1508
1509         for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1510                 const struct mv643xx_eth_stats *stat;
1511                 void *p;
1512
1513                 stat = mv643xx_eth_stats + i;
1514
1515                 if (stat->netdev_off >= 0)
1516                         p = ((void *)mp->dev) + stat->netdev_off;
1517                 else
1518                         p = ((void *)mp) + stat->mp_off;
1519
1520                 data[i] = (stat->sizeof_stat == 8) ?
1521                                 *(uint64_t *)p : *(uint32_t *)p;
1522         }
1523 }
1524
1525 static int mv643xx_eth_get_sset_count(struct net_device *dev, int sset)
1526 {
1527         if (sset == ETH_SS_STATS)
1528                 return ARRAY_SIZE(mv643xx_eth_stats);
1529
1530         return -EOPNOTSUPP;
1531 }
1532
1533 static const struct ethtool_ops mv643xx_eth_ethtool_ops = {
1534         .get_settings           = mv643xx_eth_get_settings,
1535         .set_settings           = mv643xx_eth_set_settings,
1536         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1537         .nway_reset             = mv643xx_eth_nway_reset,
1538         .get_link               = ethtool_op_get_link,
1539         .get_coalesce           = mv643xx_eth_get_coalesce,
1540         .set_coalesce           = mv643xx_eth_set_coalesce,
1541         .get_ringparam          = mv643xx_eth_get_ringparam,
1542         .set_ringparam          = mv643xx_eth_set_ringparam,
1543         .get_strings            = mv643xx_eth_get_strings,
1544         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1545         .get_sset_count         = mv643xx_eth_get_sset_count,
1546         .get_ts_info            = ethtool_op_get_ts_info,
1547         .get_wol                = mv643xx_eth_get_wol,
1548         .set_wol                = mv643xx_eth_set_wol,
1549 };
1550
1551
1552 /* address handling *********************************************************/
1553 static void uc_addr_get(struct mv643xx_eth_private *mp, unsigned char *addr)
1554 {
1555         unsigned int mac_h = rdlp(mp, MAC_ADDR_HIGH);
1556         unsigned int mac_l = rdlp(mp, MAC_ADDR_LOW);
1557
1558         addr[0] = (mac_h >> 24) & 0xff;
1559         addr[1] = (mac_h >> 16) & 0xff;
1560         addr[2] = (mac_h >> 8) & 0xff;
1561         addr[3] = mac_h & 0xff;
1562         addr[4] = (mac_l >> 8) & 0xff;
1563         addr[5] = mac_l & 0xff;
1564 }
1565
1566 static void uc_addr_set(struct mv643xx_eth_private *mp, unsigned char *addr)
1567 {
1568         wrlp(mp, MAC_ADDR_HIGH,
1569                 (addr[0] << 24) | (addr[1] << 16) | (addr[2] << 8) | addr[3]);
1570         wrlp(mp, MAC_ADDR_LOW, (addr[4] << 8) | addr[5]);
1571 }
1572
1573 static u32 uc_addr_filter_mask(struct net_device *dev)
1574 {
1575         struct netdev_hw_addr *ha;
1576         u32 nibbles;
1577
1578         if (dev->flags & IFF_PROMISC)
1579                 return 0;
1580
1581         nibbles = 1 << (dev->dev_addr[5] & 0x0f);
1582         netdev_for_each_uc_addr(ha, dev) {
1583                 if (memcmp(dev->dev_addr, ha->addr, 5))
1584                         return 0;
1585                 if ((dev->dev_addr[5] ^ ha->addr[5]) & 0xf0)
1586                         return 0;
1587
1588                 nibbles |= 1 << (ha->addr[5] & 0x0f);
1589         }
1590
1591         return nibbles;
1592 }
1593
1594 static void mv643xx_eth_program_unicast_filter(struct net_device *dev)
1595 {
1596         struct mv643xx_eth_private *mp = netdev_priv(dev);
1597         u32 port_config;
1598         u32 nibbles;
1599         int i;
1600
1601         uc_addr_set(mp, dev->dev_addr);
1602
1603         port_config = rdlp(mp, PORT_CONFIG) & ~UNICAST_PROMISCUOUS_MODE;
1604
1605         nibbles = uc_addr_filter_mask(dev);
1606         if (!nibbles) {
1607                 port_config |= UNICAST_PROMISCUOUS_MODE;
1608                 nibbles = 0xffff;
1609         }
1610
1611         for (i = 0; i < 16; i += 4) {
1612                 int off = UNICAST_TABLE(mp->port_num) + i;
1613                 u32 v;
1614
1615                 v = 0;
1616                 if (nibbles & 1)
1617                         v |= 0x00000001;
1618                 if (nibbles & 2)
1619                         v |= 0x00000100;
1620                 if (nibbles & 4)
1621                         v |= 0x00010000;
1622                 if (nibbles & 8)
1623                         v |= 0x01000000;
1624                 nibbles >>= 4;
1625
1626                 wrl(mp, off, v);
1627         }
1628
1629         wrlp(mp, PORT_CONFIG, port_config);
1630 }
1631
1632 static int addr_crc(unsigned char *addr)
1633 {
1634         int crc = 0;
1635         int i;
1636
1637         for (i = 0; i < 6; i++) {
1638                 int j;
1639
1640                 crc = (crc ^ addr[i]) << 8;
1641                 for (j = 7; j >= 0; j--) {
1642                         if (crc & (0x100 << j))
1643                                 crc ^= 0x107 << j;
1644                 }
1645         }
1646
1647         return crc;
1648 }
1649
1650 static void mv643xx_eth_program_multicast_filter(struct net_device *dev)
1651 {
1652         struct mv643xx_eth_private *mp = netdev_priv(dev);
1653         u32 *mc_spec;
1654         u32 *mc_other;
1655         struct netdev_hw_addr *ha;
1656         int i;
1657
1658         if (dev->flags & (IFF_PROMISC | IFF_ALLMULTI)) {
1659                 int port_num;
1660                 u32 accept;
1661
1662 oom:
1663                 port_num = mp->port_num;
1664                 accept = 0x01010101;
1665                 for (i = 0; i < 0x100; i += 4) {
1666                         wrl(mp, SPECIAL_MCAST_TABLE(port_num) + i, accept);
1667                         wrl(mp, OTHER_MCAST_TABLE(port_num) + i, accept);
1668                 }
1669                 return;
1670         }
1671
1672         mc_spec = kmalloc(0x200, GFP_ATOMIC);
1673         if (mc_spec == NULL)
1674                 goto oom;
1675         mc_other = mc_spec + (0x100 >> 2);
1676
1677         memset(mc_spec, 0, 0x100);
1678         memset(mc_other, 0, 0x100);
1679
1680         netdev_for_each_mc_addr(ha, dev) {
1681                 u8 *a = ha->addr;
1682                 u32 *table;
1683                 int entry;
1684
1685                 if (memcmp(a, "\x01\x00\x5e\x00\x00", 5) == 0) {
1686                         table = mc_spec;
1687                         entry = a[5];
1688                 } else {
1689                         table = mc_other;
1690                         entry = addr_crc(a);
1691                 }
1692
1693                 table[entry >> 2] |= 1 << (8 * (entry & 3));
1694         }
1695
1696         for (i = 0; i < 0x100; i += 4) {
1697                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, mc_spec[i >> 2]);
1698                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, mc_other[i >> 2]);
1699         }
1700
1701         kfree(mc_spec);
1702 }
1703
1704 static void mv643xx_eth_set_rx_mode(struct net_device *dev)
1705 {
1706         mv643xx_eth_program_unicast_filter(dev);
1707         mv643xx_eth_program_multicast_filter(dev);
1708 }
1709
1710 static int mv643xx_eth_set_mac_address(struct net_device *dev, void *addr)
1711 {
1712         struct sockaddr *sa = addr;
1713
1714         if (!is_valid_ether_addr(sa->sa_data))
1715                 return -EADDRNOTAVAIL;
1716
1717         memcpy(dev->dev_addr, sa->sa_data, ETH_ALEN);
1718
1719         netif_addr_lock_bh(dev);
1720         mv643xx_eth_program_unicast_filter(dev);
1721         netif_addr_unlock_bh(dev);
1722
1723         return 0;
1724 }
1725
1726
1727 /* rx/tx queue initialisation ***********************************************/
1728 static int rxq_init(struct mv643xx_eth_private *mp, int index)
1729 {
1730         struct rx_queue *rxq = mp->rxq + index;
1731         struct rx_desc *rx_desc;
1732         int size;
1733         int i;
1734
1735         rxq->index = index;
1736
1737         rxq->rx_ring_size = mp->rx_ring_size;
1738
1739         rxq->rx_desc_count = 0;
1740         rxq->rx_curr_desc = 0;
1741         rxq->rx_used_desc = 0;
1742
1743         size = rxq->rx_ring_size * sizeof(struct rx_desc);
1744
1745         if (index == 0 && size <= mp->rx_desc_sram_size) {
1746                 rxq->rx_desc_area = ioremap(mp->rx_desc_sram_addr,
1747                                                 mp->rx_desc_sram_size);
1748                 rxq->rx_desc_dma = mp->rx_desc_sram_addr;
1749         } else {
1750                 rxq->rx_desc_area = dma_alloc_coherent(mp->dev->dev.parent,
1751                                                        size, &rxq->rx_desc_dma,
1752                                                        GFP_KERNEL);
1753         }
1754
1755         if (rxq->rx_desc_area == NULL) {
1756                 netdev_err(mp->dev,
1757                            "can't allocate rx ring (%d bytes)\n", size);
1758                 goto out;
1759         }
1760         memset(rxq->rx_desc_area, 0, size);
1761
1762         rxq->rx_desc_area_size = size;
1763         rxq->rx_skb = kcalloc(rxq->rx_ring_size, sizeof(*rxq->rx_skb),
1764                                     GFP_KERNEL);
1765         if (rxq->rx_skb == NULL)
1766                 goto out_free;
1767
1768         rx_desc = rxq->rx_desc_area;
1769         for (i = 0; i < rxq->rx_ring_size; i++) {
1770                 int nexti;
1771
1772                 nexti = i + 1;
1773                 if (nexti == rxq->rx_ring_size)
1774                         nexti = 0;
1775
1776                 rx_desc[i].next_desc_ptr = rxq->rx_desc_dma +
1777                                         nexti * sizeof(struct rx_desc);
1778         }
1779
1780         return 0;
1781
1782
1783 out_free:
1784         if (index == 0 && size <= mp->rx_desc_sram_size)
1785                 iounmap(rxq->rx_desc_area);
1786         else
1787                 dma_free_coherent(mp->dev->dev.parent, size,
1788                                   rxq->rx_desc_area,
1789                                   rxq->rx_desc_dma);
1790
1791 out:
1792         return -ENOMEM;
1793 }
1794
1795 static void rxq_deinit(struct rx_queue *rxq)
1796 {
1797         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
1798         int i;
1799
1800         rxq_disable(rxq);
1801
1802         for (i = 0; i < rxq->rx_ring_size; i++) {
1803                 if (rxq->rx_skb[i]) {
1804                         dev_kfree_skb(rxq->rx_skb[i]);
1805                         rxq->rx_desc_count--;
1806                 }
1807         }
1808
1809         if (rxq->rx_desc_count) {
1810                 netdev_err(mp->dev, "error freeing rx ring -- %d skbs stuck\n",
1811                            rxq->rx_desc_count);
1812         }
1813
1814         if (rxq->index == 0 &&
1815             rxq->rx_desc_area_size <= mp->rx_desc_sram_size)
1816                 iounmap(rxq->rx_desc_area);
1817         else
1818                 dma_free_coherent(mp->dev->dev.parent, rxq->rx_desc_area_size,
1819                                   rxq->rx_desc_area, rxq->rx_desc_dma);
1820
1821         kfree(rxq->rx_skb);
1822 }
1823
1824 static int txq_init(struct mv643xx_eth_private *mp, int index)
1825 {
1826         struct tx_queue *txq = mp->txq + index;
1827         struct tx_desc *tx_desc;
1828         int size;
1829         int i;
1830
1831         txq->index = index;
1832
1833         txq->tx_ring_size = mp->tx_ring_size;
1834
1835         txq->tx_desc_count = 0;
1836         txq->tx_curr_desc = 0;
1837         txq->tx_used_desc = 0;
1838
1839         size = txq->tx_ring_size * sizeof(struct tx_desc);
1840
1841         if (index == 0 && size <= mp->tx_desc_sram_size) {
1842                 txq->tx_desc_area = ioremap(mp->tx_desc_sram_addr,
1843                                                 mp->tx_desc_sram_size);
1844                 txq->tx_desc_dma = mp->tx_desc_sram_addr;
1845         } else {
1846                 txq->tx_desc_area = dma_alloc_coherent(mp->dev->dev.parent,
1847                                                        size, &txq->tx_desc_dma,
1848                                                        GFP_KERNEL);
1849         }
1850
1851         if (txq->tx_desc_area == NULL) {
1852                 netdev_err(mp->dev,
1853                            "can't allocate tx ring (%d bytes)\n", size);
1854                 return -ENOMEM;
1855         }
1856         memset(txq->tx_desc_area, 0, size);
1857
1858         txq->tx_desc_area_size = size;
1859
1860         tx_desc = txq->tx_desc_area;
1861         for (i = 0; i < txq->tx_ring_size; i++) {
1862                 struct tx_desc *txd = tx_desc + i;
1863                 int nexti;
1864
1865                 nexti = i + 1;
1866                 if (nexti == txq->tx_ring_size)
1867                         nexti = 0;
1868
1869                 txd->cmd_sts = 0;
1870                 txd->next_desc_ptr = txq->tx_desc_dma +
1871                                         nexti * sizeof(struct tx_desc);
1872         }
1873
1874         skb_queue_head_init(&txq->tx_skb);
1875
1876         return 0;
1877 }
1878
1879 static void txq_deinit(struct tx_queue *txq)
1880 {
1881         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1882
1883         txq_disable(txq);
1884         txq_reclaim(txq, txq->tx_ring_size, 1);
1885
1886         BUG_ON(txq->tx_used_desc != txq->tx_curr_desc);
1887
1888         if (txq->index == 0 &&
1889             txq->tx_desc_area_size <= mp->tx_desc_sram_size)
1890                 iounmap(txq->tx_desc_area);
1891         else
1892                 dma_free_coherent(mp->dev->dev.parent, txq->tx_desc_area_size,
1893                                   txq->tx_desc_area, txq->tx_desc_dma);
1894 }
1895
1896
1897 /* netdev ops and related ***************************************************/
1898 static int mv643xx_eth_collect_events(struct mv643xx_eth_private *mp)
1899 {
1900         u32 int_cause;
1901         u32 int_cause_ext;
1902
1903         int_cause = rdlp(mp, INT_CAUSE) & mp->int_mask;
1904         if (int_cause == 0)
1905                 return 0;
1906
1907         int_cause_ext = 0;
1908         if (int_cause & INT_EXT) {
1909                 int_cause &= ~INT_EXT;
1910                 int_cause_ext = rdlp(mp, INT_CAUSE_EXT);
1911         }
1912
1913         if (int_cause) {
1914                 wrlp(mp, INT_CAUSE, ~int_cause);
1915                 mp->work_tx_end |= ((int_cause & INT_TX_END) >> 19) &
1916                                 ~(rdlp(mp, TXQ_COMMAND) & 0xff);
1917                 mp->work_rx |= (int_cause & INT_RX) >> 2;
1918         }
1919
1920         int_cause_ext &= INT_EXT_LINK_PHY | INT_EXT_TX;
1921         if (int_cause_ext) {
1922                 wrlp(mp, INT_CAUSE_EXT, ~int_cause_ext);
1923                 if (int_cause_ext & INT_EXT_LINK_PHY)
1924                         mp->work_link = 1;
1925                 mp->work_tx |= int_cause_ext & INT_EXT_TX;
1926         }
1927
1928         return 1;
1929 }
1930
1931 static irqreturn_t mv643xx_eth_irq(int irq, void *dev_id)
1932 {
1933         struct net_device *dev = (struct net_device *)dev_id;
1934         struct mv643xx_eth_private *mp = netdev_priv(dev);
1935
1936         if (unlikely(!mv643xx_eth_collect_events(mp)))
1937                 return IRQ_NONE;
1938
1939         wrlp(mp, INT_MASK, 0);
1940         napi_schedule(&mp->napi);
1941
1942         return IRQ_HANDLED;
1943 }
1944
1945 static void handle_link_event(struct mv643xx_eth_private *mp)
1946 {
1947         struct net_device *dev = mp->dev;
1948         u32 port_status;
1949         int speed;
1950         int duplex;
1951         int fc;
1952
1953         port_status = rdlp(mp, PORT_STATUS);
1954         if (!(port_status & LINK_UP)) {
1955                 if (netif_carrier_ok(dev)) {
1956                         int i;
1957
1958                         netdev_info(dev, "link down\n");
1959
1960                         netif_carrier_off(dev);
1961
1962                         for (i = 0; i < mp->txq_count; i++) {
1963                                 struct tx_queue *txq = mp->txq + i;
1964
1965                                 txq_reclaim(txq, txq->tx_ring_size, 1);
1966                                 txq_reset_hw_ptr(txq);
1967                         }
1968                 }
1969                 return;
1970         }
1971
1972         switch (port_status & PORT_SPEED_MASK) {
1973         case PORT_SPEED_10:
1974                 speed = 10;
1975                 break;
1976         case PORT_SPEED_100:
1977                 speed = 100;
1978                 break;
1979         case PORT_SPEED_1000:
1980                 speed = 1000;
1981                 break;
1982         default:
1983                 speed = -1;
1984                 break;
1985         }
1986         duplex = (port_status & FULL_DUPLEX) ? 1 : 0;
1987         fc = (port_status & FLOW_CONTROL_ENABLED) ? 1 : 0;
1988
1989         netdev_info(dev, "link up, %d Mb/s, %s duplex, flow control %sabled\n",
1990                     speed, duplex ? "full" : "half", fc ? "en" : "dis");
1991
1992         if (!netif_carrier_ok(dev))
1993                 netif_carrier_on(dev);
1994 }
1995
1996 static int mv643xx_eth_poll(struct napi_struct *napi, int budget)
1997 {
1998         struct mv643xx_eth_private *mp;
1999         int work_done;
2000
2001         mp = container_of(napi, struct mv643xx_eth_private, napi);
2002
2003         if (unlikely(mp->oom)) {
2004                 mp->oom = 0;
2005                 del_timer(&mp->rx_oom);
2006         }
2007
2008         work_done = 0;
2009         while (work_done < budget) {
2010                 u8 queue_mask;
2011                 int queue;
2012                 int work_tbd;
2013
2014                 if (mp->work_link) {
2015                         mp->work_link = 0;
2016                         handle_link_event(mp);
2017                         work_done++;
2018                         continue;
2019                 }
2020
2021                 queue_mask = mp->work_tx | mp->work_tx_end | mp->work_rx;
2022                 if (likely(!mp->oom))
2023                         queue_mask |= mp->work_rx_refill;
2024
2025                 if (!queue_mask) {
2026                         if (mv643xx_eth_collect_events(mp))
2027                                 continue;
2028                         break;
2029                 }
2030
2031                 queue = fls(queue_mask) - 1;
2032                 queue_mask = 1 << queue;
2033
2034                 work_tbd = budget - work_done;
2035                 if (work_tbd > 16)
2036                         work_tbd = 16;
2037
2038                 if (mp->work_tx_end & queue_mask) {
2039                         txq_kick(mp->txq + queue);
2040                 } else if (mp->work_tx & queue_mask) {
2041                         work_done += txq_reclaim(mp->txq + queue, work_tbd, 0);
2042                         txq_maybe_wake(mp->txq + queue);
2043                 } else if (mp->work_rx & queue_mask) {
2044                         work_done += rxq_process(mp->rxq + queue, work_tbd);
2045                 } else if (!mp->oom && (mp->work_rx_refill & queue_mask)) {
2046                         work_done += rxq_refill(mp->rxq + queue, work_tbd);
2047                 } else {
2048                         BUG();
2049                 }
2050         }
2051
2052         if (work_done < budget) {
2053                 if (mp->oom)
2054                         mod_timer(&mp->rx_oom, jiffies + (HZ / 10));
2055                 napi_complete(napi);
2056                 wrlp(mp, INT_MASK, mp->int_mask);
2057         }
2058
2059         return work_done;
2060 }
2061
2062 static inline void oom_timer_wrapper(unsigned long data)
2063 {
2064         struct mv643xx_eth_private *mp = (void *)data;
2065
2066         napi_schedule(&mp->napi);
2067 }
2068
2069 static void port_start(struct mv643xx_eth_private *mp)
2070 {
2071         u32 pscr;
2072         int i;
2073
2074         /*
2075          * Perform PHY reset, if there is a PHY.
2076          */
2077         if (mp->phy != NULL) {
2078                 struct ethtool_cmd cmd;
2079
2080                 mv643xx_eth_get_settings(mp->dev, &cmd);
2081                 phy_init_hw(mp->phy);
2082                 mv643xx_eth_set_settings(mp->dev, &cmd);
2083         }
2084
2085         /*
2086          * Configure basic link parameters.
2087          */
2088         pscr = rdlp(mp, PORT_SERIAL_CONTROL);
2089
2090         pscr |= SERIAL_PORT_ENABLE;
2091         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2092
2093         pscr |= DO_NOT_FORCE_LINK_FAIL;
2094         if (mp->phy == NULL)
2095                 pscr |= FORCE_LINK_PASS;
2096         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2097
2098         /*
2099          * Configure TX path and queues.
2100          */
2101         tx_set_rate(mp, 1000000000, 16777216);
2102         for (i = 0; i < mp->txq_count; i++) {
2103                 struct tx_queue *txq = mp->txq + i;
2104
2105                 txq_reset_hw_ptr(txq);
2106                 txq_set_rate(txq, 1000000000, 16777216);
2107                 txq_set_fixed_prio_mode(txq);
2108         }
2109
2110         /*
2111          * Receive all unmatched unicast, TCP, UDP, BPDU and broadcast
2112          * frames to RX queue #0, and include the pseudo-header when
2113          * calculating receive checksums.
2114          */
2115         mv643xx_eth_set_features(mp->dev, mp->dev->features);
2116
2117         /*
2118          * Treat BPDUs as normal multicasts, and disable partition mode.
2119          */
2120         wrlp(mp, PORT_CONFIG_EXT, 0x00000000);
2121
2122         /*
2123          * Add configured unicast addresses to address filter table.
2124          */
2125         mv643xx_eth_program_unicast_filter(mp->dev);
2126
2127         /*
2128          * Enable the receive queues.
2129          */
2130         for (i = 0; i < mp->rxq_count; i++) {
2131                 struct rx_queue *rxq = mp->rxq + i;
2132                 u32 addr;
2133
2134                 addr = (u32)rxq->rx_desc_dma;
2135                 addr += rxq->rx_curr_desc * sizeof(struct rx_desc);
2136                 wrlp(mp, RXQ_CURRENT_DESC_PTR(i), addr);
2137
2138                 rxq_enable(rxq);
2139         }
2140 }
2141
2142 static void mv643xx_eth_recalc_skb_size(struct mv643xx_eth_private *mp)
2143 {
2144         int skb_size;
2145
2146         /*
2147          * Reserve 2+14 bytes for an ethernet header (the hardware
2148          * automatically prepends 2 bytes of dummy data to each
2149          * received packet), 16 bytes for up to four VLAN tags, and
2150          * 4 bytes for the trailing FCS -- 36 bytes total.
2151          */
2152         skb_size = mp->dev->mtu + 36;
2153
2154         /*
2155          * Make sure that the skb size is a multiple of 8 bytes, as
2156          * the lower three bits of the receive descriptor's buffer
2157          * size field are ignored by the hardware.
2158          */
2159         mp->skb_size = (skb_size + 7) & ~7;
2160
2161         /*
2162          * If NET_SKB_PAD is smaller than a cache line,
2163          * netdev_alloc_skb() will cause skb->data to be misaligned
2164          * to a cache line boundary.  If this is the case, include
2165          * some extra space to allow re-aligning the data area.
2166          */
2167         mp->skb_size += SKB_DMA_REALIGN;
2168 }
2169
2170 static int mv643xx_eth_open(struct net_device *dev)
2171 {
2172         struct mv643xx_eth_private *mp = netdev_priv(dev);
2173         int err;
2174         int i;
2175
2176         wrlp(mp, INT_CAUSE, 0);
2177         wrlp(mp, INT_CAUSE_EXT, 0);
2178         rdlp(mp, INT_CAUSE_EXT);
2179
2180         err = request_irq(dev->irq, mv643xx_eth_irq,
2181                           IRQF_SHARED, dev->name, dev);
2182         if (err) {
2183                 netdev_err(dev, "can't assign irq\n");
2184                 return -EAGAIN;
2185         }
2186
2187         mv643xx_eth_recalc_skb_size(mp);
2188
2189         napi_enable(&mp->napi);
2190
2191         mp->int_mask = INT_EXT;
2192
2193         for (i = 0; i < mp->rxq_count; i++) {
2194                 err = rxq_init(mp, i);
2195                 if (err) {
2196                         while (--i >= 0)
2197                                 rxq_deinit(mp->rxq + i);
2198                         goto out;
2199                 }
2200
2201                 rxq_refill(mp->rxq + i, INT_MAX);
2202                 mp->int_mask |= INT_RX_0 << i;
2203         }
2204
2205         if (mp->oom) {
2206                 mp->rx_oom.expires = jiffies + (HZ / 10);
2207                 add_timer(&mp->rx_oom);
2208         }
2209
2210         for (i = 0; i < mp->txq_count; i++) {
2211                 err = txq_init(mp, i);
2212                 if (err) {
2213                         while (--i >= 0)
2214                                 txq_deinit(mp->txq + i);
2215                         goto out_free;
2216                 }
2217                 mp->int_mask |= INT_TX_END_0 << i;
2218         }
2219
2220         add_timer(&mp->mib_counters_timer);
2221         port_start(mp);
2222
2223         wrlp(mp, INT_MASK_EXT, INT_EXT_LINK_PHY | INT_EXT_TX);
2224         wrlp(mp, INT_MASK, mp->int_mask);
2225
2226         return 0;
2227
2228
2229 out_free:
2230         for (i = 0; i < mp->rxq_count; i++)
2231                 rxq_deinit(mp->rxq + i);
2232 out:
2233         free_irq(dev->irq, dev);
2234
2235         return err;
2236 }
2237
2238 static void port_reset(struct mv643xx_eth_private *mp)
2239 {
2240         unsigned int data;
2241         int i;
2242
2243         for (i = 0; i < mp->rxq_count; i++)
2244                 rxq_disable(mp->rxq + i);
2245         for (i = 0; i < mp->txq_count; i++)
2246                 txq_disable(mp->txq + i);
2247
2248         while (1) {
2249                 u32 ps = rdlp(mp, PORT_STATUS);
2250
2251                 if ((ps & (TX_IN_PROGRESS | TX_FIFO_EMPTY)) == TX_FIFO_EMPTY)
2252                         break;
2253                 udelay(10);
2254         }
2255
2256         /* Reset the Enable bit in the Configuration Register */
2257         data = rdlp(mp, PORT_SERIAL_CONTROL);
2258         data &= ~(SERIAL_PORT_ENABLE            |
2259                   DO_NOT_FORCE_LINK_FAIL        |
2260                   FORCE_LINK_PASS);
2261         wrlp(mp, PORT_SERIAL_CONTROL, data);
2262 }
2263
2264 static int mv643xx_eth_stop(struct net_device *dev)
2265 {
2266         struct mv643xx_eth_private *mp = netdev_priv(dev);
2267         int i;
2268
2269         wrlp(mp, INT_MASK_EXT, 0x00000000);
2270         wrlp(mp, INT_MASK, 0x00000000);
2271         rdlp(mp, INT_MASK);
2272
2273         napi_disable(&mp->napi);
2274
2275         del_timer_sync(&mp->rx_oom);
2276
2277         netif_carrier_off(dev);
2278
2279         free_irq(dev->irq, dev);
2280
2281         port_reset(mp);
2282         mv643xx_eth_get_stats(dev);
2283         mib_counters_update(mp);
2284         del_timer_sync(&mp->mib_counters_timer);
2285
2286         for (i = 0; i < mp->rxq_count; i++)
2287                 rxq_deinit(mp->rxq + i);
2288         for (i = 0; i < mp->txq_count; i++)
2289                 txq_deinit(mp->txq + i);
2290
2291         return 0;
2292 }
2293
2294 static int mv643xx_eth_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
2295 {
2296         struct mv643xx_eth_private *mp = netdev_priv(dev);
2297         int ret;
2298
2299         if (mp->phy == NULL)
2300                 return -ENOTSUPP;
2301
2302         ret = phy_mii_ioctl(mp->phy, ifr, cmd);
2303         if (!ret)
2304                 mv643xx_adjust_pscr(mp);
2305         return ret;
2306 }
2307
2308 static int mv643xx_eth_change_mtu(struct net_device *dev, int new_mtu)
2309 {
2310         struct mv643xx_eth_private *mp = netdev_priv(dev);
2311
2312         if (new_mtu < 64 || new_mtu > 9500)
2313                 return -EINVAL;
2314
2315         dev->mtu = new_mtu;
2316         mv643xx_eth_recalc_skb_size(mp);
2317         tx_set_rate(mp, 1000000000, 16777216);
2318
2319         if (!netif_running(dev))
2320                 return 0;
2321
2322         /*
2323          * Stop and then re-open the interface. This will allocate RX
2324          * skbs of the new MTU.
2325          * There is a possible danger that the open will not succeed,
2326          * due to memory being full.
2327          */
2328         mv643xx_eth_stop(dev);
2329         if (mv643xx_eth_open(dev)) {
2330                 netdev_err(dev,
2331                            "fatal error on re-opening device after MTU change\n");
2332         }
2333
2334         return 0;
2335 }
2336
2337 static void tx_timeout_task(struct work_struct *ugly)
2338 {
2339         struct mv643xx_eth_private *mp;
2340
2341         mp = container_of(ugly, struct mv643xx_eth_private, tx_timeout_task);
2342         if (netif_running(mp->dev)) {
2343                 netif_tx_stop_all_queues(mp->dev);
2344                 port_reset(mp);
2345                 port_start(mp);
2346                 netif_tx_wake_all_queues(mp->dev);
2347         }
2348 }
2349
2350 static void mv643xx_eth_tx_timeout(struct net_device *dev)
2351 {
2352         struct mv643xx_eth_private *mp = netdev_priv(dev);
2353
2354         netdev_info(dev, "tx timeout\n");
2355
2356         schedule_work(&mp->tx_timeout_task);
2357 }
2358
2359 #ifdef CONFIG_NET_POLL_CONTROLLER
2360 static void mv643xx_eth_netpoll(struct net_device *dev)
2361 {
2362         struct mv643xx_eth_private *mp = netdev_priv(dev);
2363
2364         wrlp(mp, INT_MASK, 0x00000000);
2365         rdlp(mp, INT_MASK);
2366
2367         mv643xx_eth_irq(dev->irq, dev);
2368
2369         wrlp(mp, INT_MASK, mp->int_mask);
2370 }
2371 #endif
2372
2373
2374 /* platform glue ************************************************************/
2375 static void
2376 mv643xx_eth_conf_mbus_windows(struct mv643xx_eth_shared_private *msp,
2377                               const struct mbus_dram_target_info *dram)
2378 {
2379         void __iomem *base = msp->base;
2380         u32 win_enable;
2381         u32 win_protect;
2382         int i;
2383
2384         for (i = 0; i < 6; i++) {
2385                 writel(0, base + WINDOW_BASE(i));
2386                 writel(0, base + WINDOW_SIZE(i));
2387                 if (i < 4)
2388                         writel(0, base + WINDOW_REMAP_HIGH(i));
2389         }
2390
2391         win_enable = 0x3f;
2392         win_protect = 0;
2393
2394         for (i = 0; i < dram->num_cs; i++) {
2395                 const struct mbus_dram_window *cs = dram->cs + i;
2396
2397                 writel((cs->base & 0xffff0000) |
2398                         (cs->mbus_attr << 8) |
2399                         dram->mbus_dram_target_id, base + WINDOW_BASE(i));
2400                 writel((cs->size - 1) & 0xffff0000, base + WINDOW_SIZE(i));
2401
2402                 win_enable &= ~(1 << i);
2403                 win_protect |= 3 << (2 * i);
2404         }
2405
2406         writel(win_enable, base + WINDOW_BAR_ENABLE);
2407         msp->win_protect = win_protect;
2408 }
2409
2410 static void infer_hw_params(struct mv643xx_eth_shared_private *msp)
2411 {
2412         /*
2413          * Check whether we have a 14-bit coal limit field in bits
2414          * [21:8], or a 16-bit coal limit in bits [25,21:7] of the
2415          * SDMA config register.
2416          */
2417         writel(0x02000000, msp->base + 0x0400 + SDMA_CONFIG);
2418         if (readl(msp->base + 0x0400 + SDMA_CONFIG) & 0x02000000)
2419                 msp->extended_rx_coal_limit = 1;
2420         else
2421                 msp->extended_rx_coal_limit = 0;
2422
2423         /*
2424          * Check whether the MAC supports TX rate control, and if
2425          * yes, whether its associated registers are in the old or
2426          * the new place.
2427          */
2428         writel(1, msp->base + 0x0400 + TX_BW_MTU_MOVED);
2429         if (readl(msp->base + 0x0400 + TX_BW_MTU_MOVED) & 1) {
2430                 msp->tx_bw_control = TX_BW_CONTROL_NEW_LAYOUT;
2431         } else {
2432                 writel(7, msp->base + 0x0400 + TX_BW_RATE);
2433                 if (readl(msp->base + 0x0400 + TX_BW_RATE) & 7)
2434                         msp->tx_bw_control = TX_BW_CONTROL_OLD_LAYOUT;
2435                 else
2436                         msp->tx_bw_control = TX_BW_CONTROL_ABSENT;
2437         }
2438 }
2439
2440 #if defined(CONFIG_OF)
2441 static const struct of_device_id mv643xx_eth_shared_ids[] = {
2442         { .compatible = "marvell,orion-eth", },
2443         { .compatible = "marvell,kirkwood-eth", },
2444         { }
2445 };
2446 MODULE_DEVICE_TABLE(of, mv643xx_eth_shared_ids);
2447 #endif
2448
2449 #if defined(CONFIG_OF) && !defined(CONFIG_MV64X60)
2450 #define mv643xx_eth_property(_np, _name, _v)                            \
2451         do {                                                            \
2452                 u32 tmp;                                                \
2453                 if (!of_property_read_u32(_np, "marvell," _name, &tmp)) \
2454                         _v = tmp;                                       \
2455         } while (0)
2456
2457 static struct platform_device *port_platdev[3];
2458
2459 static int mv643xx_eth_shared_of_add_port(struct platform_device *pdev,
2460                                           struct device_node *pnp)
2461 {
2462         struct platform_device *ppdev;
2463         struct mv643xx_eth_platform_data ppd;
2464         struct resource res;
2465         const char *mac_addr;
2466         int ret;
2467         int dev_num = 0;
2468
2469         memset(&ppd, 0, sizeof(ppd));
2470         ppd.shared = pdev;
2471
2472         memset(&res, 0, sizeof(res));
2473         if (!of_irq_to_resource(pnp, 0, &res)) {
2474                 dev_err(&pdev->dev, "missing interrupt on %s\n", pnp->name);
2475                 return -EINVAL;
2476         }
2477
2478         if (of_property_read_u32(pnp, "reg", &ppd.port_number)) {
2479                 dev_err(&pdev->dev, "missing reg property on %s\n", pnp->name);
2480                 return -EINVAL;
2481         }
2482
2483         if (ppd.port_number >= 3) {
2484                 dev_err(&pdev->dev, "invalid reg property on %s\n", pnp->name);
2485                 return -EINVAL;
2486         }
2487
2488         while (dev_num < 3 && port_platdev[dev_num])
2489                 dev_num++;
2490
2491         if (dev_num == 3) {
2492                 dev_err(&pdev->dev, "too many ports registered\n");
2493                 return -EINVAL;
2494         }
2495
2496         mac_addr = of_get_mac_address(pnp);
2497         if (mac_addr)
2498                 memcpy(ppd.mac_addr, mac_addr, ETH_ALEN);
2499
2500         mv643xx_eth_property(pnp, "tx-queue-size", ppd.tx_queue_size);
2501         mv643xx_eth_property(pnp, "tx-sram-addr", ppd.tx_sram_addr);
2502         mv643xx_eth_property(pnp, "tx-sram-size", ppd.tx_sram_size);
2503         mv643xx_eth_property(pnp, "rx-queue-size", ppd.rx_queue_size);
2504         mv643xx_eth_property(pnp, "rx-sram-addr", ppd.rx_sram_addr);
2505         mv643xx_eth_property(pnp, "rx-sram-size", ppd.rx_sram_size);
2506
2507         ppd.phy_node = of_parse_phandle(pnp, "phy-handle", 0);
2508         if (!ppd.phy_node) {
2509                 ppd.phy_addr = MV643XX_ETH_PHY_NONE;
2510                 of_property_read_u32(pnp, "speed", &ppd.speed);
2511                 of_property_read_u32(pnp, "duplex", &ppd.duplex);
2512         }
2513
2514         ppdev = platform_device_alloc(MV643XX_ETH_NAME, dev_num);
2515         if (!ppdev)
2516                 return -ENOMEM;
2517         ppdev->dev.coherent_dma_mask = DMA_BIT_MASK(32);
2518         ppdev->dev.of_node = pnp;
2519
2520         ret = platform_device_add_resources(ppdev, &res, 1);
2521         if (ret)
2522                 goto port_err;
2523
2524         ret = platform_device_add_data(ppdev, &ppd, sizeof(ppd));
2525         if (ret)
2526                 goto port_err;
2527
2528         ret = platform_device_add(ppdev);
2529         if (ret)
2530                 goto port_err;
2531
2532         port_platdev[dev_num] = ppdev;
2533
2534         return 0;
2535
2536 port_err:
2537         platform_device_put(ppdev);
2538         return ret;
2539 }
2540
2541 static int mv643xx_eth_shared_of_probe(struct platform_device *pdev)
2542 {
2543         struct mv643xx_eth_shared_platform_data *pd;
2544         struct device_node *pnp, *np = pdev->dev.of_node;
2545         int ret;
2546
2547         /* bail out if not registered from DT */
2548         if (!np)
2549                 return 0;
2550
2551         pd = devm_kzalloc(&pdev->dev, sizeof(*pd), GFP_KERNEL);
2552         if (!pd)
2553                 return -ENOMEM;
2554         pdev->dev.platform_data = pd;
2555
2556         mv643xx_eth_property(np, "tx-checksum-limit", pd->tx_csum_limit);
2557
2558         for_each_available_child_of_node(np, pnp) {
2559                 ret = mv643xx_eth_shared_of_add_port(pdev, pnp);
2560                 if (ret)
2561                         return ret;
2562         }
2563         return 0;
2564 }
2565
2566 static void mv643xx_eth_shared_of_remove(void)
2567 {
2568         int n;
2569
2570         for (n = 0; n < 3; n++) {
2571                 platform_device_del(port_platdev[n]);
2572                 port_platdev[n] = NULL;
2573         }
2574 }
2575 #else
2576 static inline int mv643xx_eth_shared_of_probe(struct platform_device *pdev)
2577 {
2578         return 0;
2579 }
2580
2581 static inline void mv643xx_eth_shared_of_remove(void)
2582 {
2583 }
2584 #endif
2585
2586 static int mv643xx_eth_shared_probe(struct platform_device *pdev)
2587 {
2588         static int mv643xx_eth_version_printed;
2589         struct mv643xx_eth_shared_platform_data *pd;
2590         struct mv643xx_eth_shared_private *msp;
2591         const struct mbus_dram_target_info *dram;
2592         struct resource *res;
2593         int ret;
2594
2595         if (!mv643xx_eth_version_printed++)
2596                 pr_notice("MV-643xx 10/100/1000 ethernet driver version %s\n",
2597                           mv643xx_eth_driver_version);
2598
2599         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2600         if (res == NULL)
2601                 return -EINVAL;
2602
2603         msp = devm_kzalloc(&pdev->dev, sizeof(*msp), GFP_KERNEL);
2604         if (msp == NULL)
2605                 return -ENOMEM;
2606         platform_set_drvdata(pdev, msp);
2607
2608         msp->base = devm_ioremap(&pdev->dev, res->start, resource_size(res));
2609         if (msp->base == NULL)
2610                 return -ENOMEM;
2611
2612         msp->clk = devm_clk_get(&pdev->dev, NULL);
2613         if (!IS_ERR(msp->clk))
2614                 clk_prepare_enable(msp->clk);
2615
2616         /*
2617          * (Re-)program MBUS remapping windows if we are asked to.
2618          */
2619         dram = mv_mbus_dram_info();
2620         if (dram)
2621                 mv643xx_eth_conf_mbus_windows(msp, dram);
2622
2623         ret = mv643xx_eth_shared_of_probe(pdev);
2624         if (ret)
2625                 return ret;
2626         pd = dev_get_platdata(&pdev->dev);
2627
2628         msp->tx_csum_limit = (pd != NULL && pd->tx_csum_limit) ?
2629                                         pd->tx_csum_limit : 9 * 1024;
2630         infer_hw_params(msp);
2631
2632         return 0;
2633 }
2634
2635 static int mv643xx_eth_shared_remove(struct platform_device *pdev)
2636 {
2637         struct mv643xx_eth_shared_private *msp = platform_get_drvdata(pdev);
2638
2639         mv643xx_eth_shared_of_remove();
2640         if (!IS_ERR(msp->clk))
2641                 clk_disable_unprepare(msp->clk);
2642         return 0;
2643 }
2644
2645 static struct platform_driver mv643xx_eth_shared_driver = {
2646         .probe          = mv643xx_eth_shared_probe,
2647         .remove         = mv643xx_eth_shared_remove,
2648         .driver = {
2649                 .name   = MV643XX_ETH_SHARED_NAME,
2650                 .owner  = THIS_MODULE,
2651                 .of_match_table = of_match_ptr(mv643xx_eth_shared_ids),
2652         },
2653 };
2654
2655 static void phy_addr_set(struct mv643xx_eth_private *mp, int phy_addr)
2656 {
2657         int addr_shift = 5 * mp->port_num;
2658         u32 data;
2659
2660         data = rdl(mp, PHY_ADDR);
2661         data &= ~(0x1f << addr_shift);
2662         data |= (phy_addr & 0x1f) << addr_shift;
2663         wrl(mp, PHY_ADDR, data);
2664 }
2665
2666 static int phy_addr_get(struct mv643xx_eth_private *mp)
2667 {
2668         unsigned int data;
2669
2670         data = rdl(mp, PHY_ADDR);
2671
2672         return (data >> (5 * mp->port_num)) & 0x1f;
2673 }
2674
2675 static void set_params(struct mv643xx_eth_private *mp,
2676                        struct mv643xx_eth_platform_data *pd)
2677 {
2678         struct net_device *dev = mp->dev;
2679
2680         if (is_valid_ether_addr(pd->mac_addr))
2681                 memcpy(dev->dev_addr, pd->mac_addr, ETH_ALEN);
2682         else
2683                 uc_addr_get(mp, dev->dev_addr);
2684
2685         mp->rx_ring_size = DEFAULT_RX_QUEUE_SIZE;
2686         if (pd->rx_queue_size)
2687                 mp->rx_ring_size = pd->rx_queue_size;
2688         mp->rx_desc_sram_addr = pd->rx_sram_addr;
2689         mp->rx_desc_sram_size = pd->rx_sram_size;
2690
2691         mp->rxq_count = pd->rx_queue_count ? : 1;
2692
2693         mp->tx_ring_size = DEFAULT_TX_QUEUE_SIZE;
2694         if (pd->tx_queue_size)
2695                 mp->tx_ring_size = pd->tx_queue_size;
2696         mp->tx_desc_sram_addr = pd->tx_sram_addr;
2697         mp->tx_desc_sram_size = pd->tx_sram_size;
2698
2699         mp->txq_count = pd->tx_queue_count ? : 1;
2700 }
2701
2702 static void mv643xx_eth_adjust_link(struct net_device *dev)
2703 {
2704         struct mv643xx_eth_private *mp = netdev_priv(dev);
2705
2706         mv643xx_adjust_pscr(mp);
2707 }
2708
2709 static struct phy_device *phy_scan(struct mv643xx_eth_private *mp,
2710                                    int phy_addr)
2711 {
2712         struct phy_device *phydev;
2713         int start;
2714         int num;
2715         int i;
2716         char phy_id[MII_BUS_ID_SIZE + 3];
2717
2718         if (phy_addr == MV643XX_ETH_PHY_ADDR_DEFAULT) {
2719                 start = phy_addr_get(mp) & 0x1f;
2720                 num = 32;
2721         } else {
2722                 start = phy_addr & 0x1f;
2723                 num = 1;
2724         }
2725
2726         /* Attempt to connect to the PHY using orion-mdio */
2727         phydev = ERR_PTR(-ENODEV);
2728         for (i = 0; i < num; i++) {
2729                 int addr = (start + i) & 0x1f;
2730
2731                 snprintf(phy_id, sizeof(phy_id), PHY_ID_FMT,
2732                                 "orion-mdio-mii", addr);
2733
2734                 phydev = phy_connect(mp->dev, phy_id, mv643xx_eth_adjust_link,
2735                                 PHY_INTERFACE_MODE_GMII);
2736                 if (!IS_ERR(phydev)) {
2737                         phy_addr_set(mp, addr);
2738                         break;
2739                 }
2740         }
2741
2742         return phydev;
2743 }
2744
2745 static void phy_init(struct mv643xx_eth_private *mp, int speed, int duplex)
2746 {
2747         struct phy_device *phy = mp->phy;
2748
2749         if (speed == 0) {
2750                 phy->autoneg = AUTONEG_ENABLE;
2751                 phy->speed = 0;
2752                 phy->duplex = 0;
2753                 phy->advertising = phy->supported | ADVERTISED_Autoneg;
2754         } else {
2755                 phy->autoneg = AUTONEG_DISABLE;
2756                 phy->advertising = 0;
2757                 phy->speed = speed;
2758                 phy->duplex = duplex;
2759         }
2760         phy_start_aneg(phy);
2761 }
2762
2763 static void init_pscr(struct mv643xx_eth_private *mp, int speed, int duplex)
2764 {
2765         u32 pscr;
2766
2767         pscr = rdlp(mp, PORT_SERIAL_CONTROL);
2768         if (pscr & SERIAL_PORT_ENABLE) {
2769                 pscr &= ~SERIAL_PORT_ENABLE;
2770                 wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2771         }
2772
2773         pscr = MAX_RX_PACKET_9700BYTE | SERIAL_PORT_CONTROL_RESERVED;
2774         if (mp->phy == NULL) {
2775                 pscr |= DISABLE_AUTO_NEG_SPEED_GMII;
2776                 if (speed == SPEED_1000)
2777                         pscr |= SET_GMII_SPEED_TO_1000;
2778                 else if (speed == SPEED_100)
2779                         pscr |= SET_MII_SPEED_TO_100;
2780
2781                 pscr |= DISABLE_AUTO_NEG_FOR_FLOW_CTRL;
2782
2783                 pscr |= DISABLE_AUTO_NEG_FOR_DUPLEX;
2784                 if (duplex == DUPLEX_FULL)
2785                         pscr |= SET_FULL_DUPLEX_MODE;
2786         }
2787
2788         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2789 }
2790
2791 static const struct net_device_ops mv643xx_eth_netdev_ops = {
2792         .ndo_open               = mv643xx_eth_open,
2793         .ndo_stop               = mv643xx_eth_stop,
2794         .ndo_start_xmit         = mv643xx_eth_xmit,
2795         .ndo_set_rx_mode        = mv643xx_eth_set_rx_mode,
2796         .ndo_set_mac_address    = mv643xx_eth_set_mac_address,
2797         .ndo_validate_addr      = eth_validate_addr,
2798         .ndo_do_ioctl           = mv643xx_eth_ioctl,
2799         .ndo_change_mtu         = mv643xx_eth_change_mtu,
2800         .ndo_set_features       = mv643xx_eth_set_features,
2801         .ndo_tx_timeout         = mv643xx_eth_tx_timeout,
2802         .ndo_get_stats          = mv643xx_eth_get_stats,
2803 #ifdef CONFIG_NET_POLL_CONTROLLER
2804         .ndo_poll_controller    = mv643xx_eth_netpoll,
2805 #endif
2806 };
2807
2808 static int mv643xx_eth_probe(struct platform_device *pdev)
2809 {
2810         struct mv643xx_eth_platform_data *pd;
2811         struct mv643xx_eth_private *mp;
2812         struct net_device *dev;
2813         struct resource *res;
2814         int err;
2815
2816         pd = dev_get_platdata(&pdev->dev);
2817         if (pd == NULL) {
2818                 dev_err(&pdev->dev, "no mv643xx_eth_platform_data\n");
2819                 return -ENODEV;
2820         }
2821
2822         if (pd->shared == NULL) {
2823                 dev_err(&pdev->dev, "no mv643xx_eth_platform_data->shared\n");
2824                 return -ENODEV;
2825         }
2826
2827         dev = alloc_etherdev_mq(sizeof(struct mv643xx_eth_private), 8);
2828         if (!dev)
2829                 return -ENOMEM;
2830
2831         mp = netdev_priv(dev);
2832         platform_set_drvdata(pdev, mp);
2833
2834         mp->shared = platform_get_drvdata(pd->shared);
2835         mp->base = mp->shared->base + 0x0400 + (pd->port_number << 10);
2836         mp->port_num = pd->port_number;
2837
2838         mp->dev = dev;
2839
2840         /* Kirkwood resets some registers on gated clocks. Especially
2841          * CLK125_BYPASS_EN must be cleared but is not available on
2842          * all other SoCs/System Controllers using this driver.
2843          */
2844         if (of_device_is_compatible(pdev->dev.of_node,
2845                                     "marvell,kirkwood-eth-port"))
2846                 wrlp(mp, PORT_SERIAL_CONTROL1,
2847                      rdlp(mp, PORT_SERIAL_CONTROL1) & ~CLK125_BYPASS_EN);
2848
2849         /*
2850          * Start with a default rate, and if there is a clock, allow
2851          * it to override the default.
2852          */
2853         mp->t_clk = 133000000;
2854         mp->clk = devm_clk_get(&pdev->dev, NULL);
2855         if (!IS_ERR(mp->clk)) {
2856                 clk_prepare_enable(mp->clk);
2857                 mp->t_clk = clk_get_rate(mp->clk);
2858         } else if (!IS_ERR(mp->shared->clk)) {
2859                 mp->t_clk = clk_get_rate(mp->shared->clk);
2860         }
2861
2862         set_params(mp, pd);
2863         netif_set_real_num_tx_queues(dev, mp->txq_count);
2864         netif_set_real_num_rx_queues(dev, mp->rxq_count);
2865
2866         err = 0;
2867         if (pd->phy_node) {
2868                 mp->phy = of_phy_connect(mp->dev, pd->phy_node,
2869                                          mv643xx_eth_adjust_link, 0,
2870                                          PHY_INTERFACE_MODE_GMII);
2871                 if (!mp->phy)
2872                         err = -ENODEV;
2873                 else
2874                         phy_addr_set(mp, mp->phy->addr);
2875         } else if (pd->phy_addr != MV643XX_ETH_PHY_NONE) {
2876                 mp->phy = phy_scan(mp, pd->phy_addr);
2877
2878                 if (IS_ERR(mp->phy))
2879                         err = PTR_ERR(mp->phy);
2880                 else
2881                         phy_init(mp, pd->speed, pd->duplex);
2882         }
2883         if (err == -ENODEV) {
2884                 err = -EPROBE_DEFER;
2885                 goto out;
2886         }
2887         if (err)
2888                 goto out;
2889
2890         SET_ETHTOOL_OPS(dev, &mv643xx_eth_ethtool_ops);
2891
2892         init_pscr(mp, pd->speed, pd->duplex);
2893
2894
2895         mib_counters_clear(mp);
2896
2897         init_timer(&mp->mib_counters_timer);
2898         mp->mib_counters_timer.data = (unsigned long)mp;
2899         mp->mib_counters_timer.function = mib_counters_timer_wrapper;
2900         mp->mib_counters_timer.expires = jiffies + 30 * HZ;
2901
2902         spin_lock_init(&mp->mib_counters_lock);
2903
2904         INIT_WORK(&mp->tx_timeout_task, tx_timeout_task);
2905
2906         netif_napi_add(dev, &mp->napi, mv643xx_eth_poll, NAPI_POLL_WEIGHT);
2907
2908         init_timer(&mp->rx_oom);
2909         mp->rx_oom.data = (unsigned long)mp;
2910         mp->rx_oom.function = oom_timer_wrapper;
2911
2912
2913         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2914         BUG_ON(!res);
2915         dev->irq = res->start;
2916
2917         dev->netdev_ops = &mv643xx_eth_netdev_ops;
2918
2919         dev->watchdog_timeo = 2 * HZ;
2920         dev->base_addr = 0;
2921
2922         dev->hw_features = NETIF_F_SG | NETIF_F_IP_CSUM | NETIF_F_RXCSUM;
2923         dev->features = NETIF_F_SG | NETIF_F_IP_CSUM | NETIF_F_RXCSUM;
2924         dev->vlan_features = NETIF_F_SG | NETIF_F_IP_CSUM;
2925
2926         dev->priv_flags |= IFF_UNICAST_FLT;
2927
2928         SET_NETDEV_DEV(dev, &pdev->dev);
2929
2930         if (mp->shared->win_protect)
2931                 wrl(mp, WINDOW_PROTECT(mp->port_num), mp->shared->win_protect);
2932
2933         netif_carrier_off(dev);
2934
2935         wrlp(mp, SDMA_CONFIG, PORT_SDMA_CONFIG_DEFAULT_VALUE);
2936
2937         set_rx_coal(mp, 250);
2938         set_tx_coal(mp, 0);
2939
2940         err = register_netdev(dev);
2941         if (err)
2942                 goto out;
2943
2944         netdev_notice(dev, "port %d with MAC address %pM\n",
2945                       mp->port_num, dev->dev_addr);
2946
2947         if (mp->tx_desc_sram_size > 0)
2948                 netdev_notice(dev, "configured with sram\n");
2949
2950         return 0;
2951
2952 out:
2953         if (!IS_ERR(mp->clk))
2954                 clk_disable_unprepare(mp->clk);
2955         free_netdev(dev);
2956
2957         return err;
2958 }
2959
2960 static int mv643xx_eth_remove(struct platform_device *pdev)
2961 {
2962         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2963
2964         unregister_netdev(mp->dev);
2965         if (mp->phy != NULL)
2966                 phy_disconnect(mp->phy);
2967         cancel_work_sync(&mp->tx_timeout_task);
2968
2969         if (!IS_ERR(mp->clk))
2970                 clk_disable_unprepare(mp->clk);
2971
2972         free_netdev(mp->dev);
2973
2974         return 0;
2975 }
2976
2977 static void mv643xx_eth_shutdown(struct platform_device *pdev)
2978 {
2979         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2980
2981         /* Mask all interrupts on ethernet port */
2982         wrlp(mp, INT_MASK, 0);
2983         rdlp(mp, INT_MASK);
2984
2985         if (netif_running(mp->dev))
2986                 port_reset(mp);
2987 }
2988
2989 static struct platform_driver mv643xx_eth_driver = {
2990         .probe          = mv643xx_eth_probe,
2991         .remove         = mv643xx_eth_remove,
2992         .shutdown       = mv643xx_eth_shutdown,
2993         .driver = {
2994                 .name   = MV643XX_ETH_NAME,
2995                 .owner  = THIS_MODULE,
2996         },
2997 };
2998
2999 static int __init mv643xx_eth_init_module(void)
3000 {
3001         int rc;
3002
3003         rc = platform_driver_register(&mv643xx_eth_shared_driver);
3004         if (!rc) {
3005                 rc = platform_driver_register(&mv643xx_eth_driver);
3006                 if (rc)
3007                         platform_driver_unregister(&mv643xx_eth_shared_driver);
3008         }
3009
3010         return rc;
3011 }
3012 module_init(mv643xx_eth_init_module);
3013
3014 static void __exit mv643xx_eth_cleanup_module(void)
3015 {
3016         platform_driver_unregister(&mv643xx_eth_driver);
3017         platform_driver_unregister(&mv643xx_eth_shared_driver);
3018 }
3019 module_exit(mv643xx_eth_cleanup_module);
3020
3021 MODULE_AUTHOR("Rabeeh Khoury, Assaf Hoffman, Matthew Dharm, "
3022               "Manish Lachwani, Dale Farnsworth and Lennert Buytenhek");
3023 MODULE_DESCRIPTION("Ethernet driver for Marvell MV643XX");
3024 MODULE_LICENSE("GPL");
3025 MODULE_ALIAS("platform:" MV643XX_ETH_SHARED_NAME);
3026 MODULE_ALIAS("platform:" MV643XX_ETH_NAME);