MIPS/IRQCHIP: Move irq_chip from arch/mips to drivers/irqchip.
[linux-drm-fsl-dcu.git] / drivers / irqchip / Kconfig
1 config IRQCHIP
2         def_bool y
3         depends on OF_IRQ
4
5 config ARM_GIC
6         bool
7         select IRQ_DOMAIN
8         select IRQ_DOMAIN_HIERARCHY
9         select MULTI_IRQ_HANDLER
10
11 config ARM_GIC_V2M
12         bool
13         depends on ARM_GIC
14         depends on PCI && PCI_MSI
15         select PCI_MSI_IRQ_DOMAIN
16
17 config GIC_NON_BANKED
18         bool
19
20 config ARM_GIC_V3
21         bool
22         select IRQ_DOMAIN
23         select MULTI_IRQ_HANDLER
24         select IRQ_DOMAIN_HIERARCHY
25
26 config ARM_GIC_V3_ITS
27         bool
28         select PCI_MSI_IRQ_DOMAIN
29
30 config ARM_NVIC
31         bool
32         select IRQ_DOMAIN
33         select GENERIC_IRQ_CHIP
34
35 config ARM_VIC
36         bool
37         select IRQ_DOMAIN
38         select MULTI_IRQ_HANDLER
39
40 config ARM_VIC_NR
41         int
42         default 4 if ARCH_S5PV210
43         default 2
44         depends on ARM_VIC
45         help
46           The maximum number of VICs available in the system, for
47           power management.
48
49 config ATMEL_AIC_IRQ
50         bool
51         select GENERIC_IRQ_CHIP
52         select IRQ_DOMAIN
53         select MULTI_IRQ_HANDLER
54         select SPARSE_IRQ
55
56 config ATMEL_AIC5_IRQ
57         bool
58         select GENERIC_IRQ_CHIP
59         select IRQ_DOMAIN
60         select MULTI_IRQ_HANDLER
61         select SPARSE_IRQ
62
63 config BCM7038_L1_IRQ
64         bool
65         select GENERIC_IRQ_CHIP
66         select IRQ_DOMAIN
67
68 config BCM7120_L2_IRQ
69         bool
70         select GENERIC_IRQ_CHIP
71         select IRQ_DOMAIN
72
73 config BRCMSTB_L2_IRQ
74         bool
75         select GENERIC_IRQ_CHIP
76         select IRQ_DOMAIN
77
78 config DW_APB_ICTL
79         bool
80         select GENERIC_IRQ_CHIP
81         select IRQ_DOMAIN
82
83 config IMGPDC_IRQ
84         bool
85         select GENERIC_IRQ_CHIP
86         select IRQ_DOMAIN
87
88 config IRQ_MIPS_CPU
89         bool
90         select GENERIC_IRQ_CHIP
91         select IRQ_DOMAIN
92
93 config CLPS711X_IRQCHIP
94         bool
95         depends on ARCH_CLPS711X
96         select IRQ_DOMAIN
97         select MULTI_IRQ_HANDLER
98         select SPARSE_IRQ
99         default y
100
101 config OR1K_PIC
102         bool
103         select IRQ_DOMAIN
104
105 config OMAP_IRQCHIP
106         bool
107         select GENERIC_IRQ_CHIP
108         select IRQ_DOMAIN
109
110 config ORION_IRQCHIP
111         bool
112         select IRQ_DOMAIN
113         select MULTI_IRQ_HANDLER
114
115 config RENESAS_INTC_IRQPIN
116         bool
117         select IRQ_DOMAIN
118
119 config RENESAS_IRQC
120         bool
121         select IRQ_DOMAIN
122
123 config ST_IRQCHIP
124         bool
125         select REGMAP
126         select MFD_SYSCON
127         help
128           Enables SysCfg Controlled IRQs on STi based platforms.
129
130 config TB10X_IRQC
131         bool
132         select IRQ_DOMAIN
133         select GENERIC_IRQ_CHIP
134
135 config VERSATILE_FPGA_IRQ
136         bool
137         select IRQ_DOMAIN
138
139 config VERSATILE_FPGA_IRQ_NR
140        int
141        default 4
142        depends on VERSATILE_FPGA_IRQ
143
144 config XTENSA_MX
145         bool
146         select IRQ_DOMAIN
147
148 config IRQ_CROSSBAR
149         bool
150         help
151           Support for a CROSSBAR ip that precedes the main interrupt controller.
152           The primary irqchip invokes the crossbar's callback which inturn allocates
153           a free irq and configures the IP. Thus the peripheral interrupts are
154           routed to one of the free irqchip interrupt lines.
155
156 config KEYSTONE_IRQ
157         tristate "Keystone 2 IRQ controller IP"
158         depends on ARCH_KEYSTONE
159         help
160                 Support for Texas Instruments Keystone 2 IRQ controller IP which
161                 is part of the Keystone 2 IPC mechanism
162
163 config MIPS_GIC
164         bool
165         select MIPS_CM