Merge branch 'clockevents/fixes' of git://git.linaro.org/people/daniel.lezcano/linux...
[linux-drm-fsl-dcu.git] / drivers / gpu / drm / radeon / rv770_dma.c
1 /*
2  * Copyright 2013 Advanced Micro Devices, Inc.
3  *
4  * Permission is hereby granted, free of charge, to any person obtaining a
5  * copy of this software and associated documentation files (the "Software"),
6  * to deal in the Software without restriction, including without limitation
7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
8  * and/or sell copies of the Software, and to permit persons to whom the
9  * Software is furnished to do so, subject to the following conditions:
10  *
11  * The above copyright notice and this permission notice shall be included in
12  * all copies or substantial portions of the Software.
13  *
14  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
15  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
16  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
17  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
18  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
19  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
20  * OTHER DEALINGS IN THE SOFTWARE.
21  *
22  * Authors: Alex Deucher
23  */
24 #include <drm/drmP.h>
25 #include "radeon.h"
26 #include "radeon_asic.h"
27 #include "rv770d.h"
28
29 /**
30  * rv770_copy_dma - copy pages using the DMA engine
31  *
32  * @rdev: radeon_device pointer
33  * @src_offset: src GPU address
34  * @dst_offset: dst GPU address
35  * @num_gpu_pages: number of GPU pages to xfer
36  * @fence: radeon fence object
37  *
38  * Copy GPU paging using the DMA engine (r7xx).
39  * Used by the radeon ttm implementation to move pages if
40  * registered as the asic copy callback.
41  */
42 int rv770_copy_dma(struct radeon_device *rdev,
43                   uint64_t src_offset, uint64_t dst_offset,
44                   unsigned num_gpu_pages,
45                   struct radeon_fence **fence)
46 {
47         struct radeon_semaphore *sem = NULL;
48         int ring_index = rdev->asic->copy.dma_ring_index;
49         struct radeon_ring *ring = &rdev->ring[ring_index];
50         u32 size_in_dw, cur_size_in_dw;
51         int i, num_loops;
52         int r = 0;
53
54         r = radeon_semaphore_create(rdev, &sem);
55         if (r) {
56                 DRM_ERROR("radeon: moving bo (%d).\n", r);
57                 return r;
58         }
59
60         size_in_dw = (num_gpu_pages << RADEON_GPU_PAGE_SHIFT) / 4;
61         num_loops = DIV_ROUND_UP(size_in_dw, 0xFFFF);
62         r = radeon_ring_lock(rdev, ring, num_loops * 5 + 8);
63         if (r) {
64                 DRM_ERROR("radeon: moving bo (%d).\n", r);
65                 radeon_semaphore_free(rdev, &sem, NULL);
66                 return r;
67         }
68
69         radeon_semaphore_sync_to(sem, *fence);
70         radeon_semaphore_sync_rings(rdev, sem, ring->idx);
71
72         for (i = 0; i < num_loops; i++) {
73                 cur_size_in_dw = size_in_dw;
74                 if (cur_size_in_dw > 0xFFFF)
75                         cur_size_in_dw = 0xFFFF;
76                 size_in_dw -= cur_size_in_dw;
77                 radeon_ring_write(ring, DMA_PACKET(DMA_PACKET_COPY, 0, 0, cur_size_in_dw));
78                 radeon_ring_write(ring, dst_offset & 0xfffffffc);
79                 radeon_ring_write(ring, src_offset & 0xfffffffc);
80                 radeon_ring_write(ring, upper_32_bits(dst_offset) & 0xff);
81                 radeon_ring_write(ring, upper_32_bits(src_offset) & 0xff);
82                 src_offset += cur_size_in_dw * 4;
83                 dst_offset += cur_size_in_dw * 4;
84         }
85
86         r = radeon_fence_emit(rdev, fence, ring->idx);
87         if (r) {
88                 radeon_ring_unlock_undo(rdev, ring);
89                 return r;
90         }
91
92         radeon_ring_unlock_commit(rdev, ring);
93         radeon_semaphore_free(rdev, &sem, *fence);
94
95         return r;
96 }