arch/powerpc/platforms/85xx/mpc8568_mds.c

   1 /*
   2  * Copyright (C) Freescale Semicondutor, Inc. 2006-2007. All rights reserved.
   3  *
   4  * Author: Andy Fleming <afleming@freescale.com>
   5  *
   6  * Based on 83xx/mpc8360e_pb.c by:
   7  *         Li Yang <LeoLi@freescale.com>
   8  *         Yin Olivia <Hong-hua.Yin@freescale.com>
   9  *
  10  * Description:
  11  * MPC8568E MDS PB board specific routines.
  12  *
  13  * This program is free software; you can redistribute  it and/or modify it
  14  * under  the terms of  the GNU General  Public License as published by the
  15  * Free Software Foundation;  either version 2 of the  License, or (at your
  16  * option) any later version.
  17  */
  18
  19 #include <linux/stddef.h>
  20 #include <linux/kernel.h>
  21 #include <linux/init.h>
  22 #include <linux/errno.h>
  23 #include <linux/reboot.h>
  24 #include <linux/pci.h>
  25 #include <linux/kdev_t.h>
  26 #include <linux/major.h>
  27 #include <linux/console.h>
  28 #include <linux/delay.h>
  29 #include <linux/seq_file.h>
  30 #include <linux/root_dev.h>
  31 #include <linux/initrd.h>
  32 #include <linux/module.h>
  33 #include <linux/fsl_devices.h>
  34
  35 #include <asm/of_device.h>
  36 #include <asm/of_platform.h>
  37 #include <asm/system.h>
  38 #include <asm/atomic.h>
  39 #include <asm/time.h>
  40 #include <asm/io.h>
  41 #include <asm/machdep.h>
  42 #include <asm/bootinfo.h>
  43 #include <asm/pci-bridge.h>
  44 #include <asm/mpc85xx.h>
  45 #include <asm/irq.h>
  46 #include <mm/mmu_decl.h>
  47 #include <asm/prom.h>
  48 #include <asm/udbg.h>
  49 #include <sysdev/fsl_soc.h>
  50 #include <asm/qe.h>
  51 #include <asm/qe_ic.h>
  52 #include <asm/mpic.h>
  53
  54 #include "mpc85xx.h"
  55
  56 #undef DEBUG
  57 #ifdef DEBUG
  58 #define DBG(fmt...) udbg_printf(fmt)
  59 #else
  60 #define DBG(fmt...)
  61 #endif
  62
  63 #ifndef CONFIG_PCI
  64 unsigned long isa_io_base = 0;
  65 unsigned long isa_mem_base = 0;
  66 #endif
  67
  68 /* ************************************************************************
  69  *
  70  * Setup the architecture
  71  *
  72  */
  73 static void __init mpc8568_mds_setup_arch(void)
  74 {
  75         struct device_node *np;
  76         static u8 *bcsr_regs = NULL;
  77
  78
  79         if (ppc_md.progress)
  80                 ppc_md.progress("mpc8568_mds_setup_arch()", 0);
  81
  82         np = of_find_node_by_type(NULL, "cpu");
  83         if (np != NULL) {
  84                 const unsigned int *fp =
  85                     get_property(np, "clock-frequency", NULL);
  86                 if (fp != NULL)
  87                         loops_per_jiffy = *fp / HZ;
  88                 else
  89                         loops_per_jiffy = 50000000 / HZ;
  90                 of_node_put(np);
  91         }
  92
  93         /* Map BCSR area */
  94         np = of_find_node_by_name(NULL, "bcsr");
  95         if (np != NULL) {
  96                 struct resource res;
  97
  98                 of_address_to_resource(np, 0, &res);
  99                 bcsr_regs = ioremap(res.start, res.end - res.start +1);
 100                 of_node_put(np);
 101         }
 102
 103 #ifdef CONFIG_PCI
 104         for (np = NULL; (np = of_find_node_by_type(np, "pci")) != NULL;) {
 105                 add_bridge(np);
 106         }
 107         of_node_put(np);
 108 #endif
 109
 110 #ifdef CONFIG_QUICC_ENGINE
 111         if ((np = of_find_node_by_name(NULL, "qe")) != NULL) {
 112                 qe_reset();
 113                 of_node_put(np);
 114         }
 115
 116         if ((np = of_find_node_by_name(NULL, "par_io")) != NULL) {
 117                 struct device_node *ucc = NULL;
 118
 119                 par_io_init(np);
 120                 of_node_put(np);
 121
 122                 for ( ;(ucc = of_find_node_by_name(ucc, "ucc")) != NULL;)
 123                         par_io_of_config(ucc);
 124
 125                 of_node_put(ucc);
 126         }
 127
 128         if (bcsr_regs) {
 129                 u8 bcsr_phy;
 130
 131                 /* Reset the Ethernet PHY */
 132                 bcsr_phy = in_be8(&bcsr_regs[9]);
 133                 bcsr_phy &= ~0x20;
 134                 out_be8(&bcsr_regs[9], bcsr_phy);
 135
 136                 udelay(1000);
 137
 138                 bcsr_phy = in_be8(&bcsr_regs[9]);
 139                 bcsr_phy |= 0x20;
 140                 out_be8(&bcsr_regs[9], bcsr_phy);
 141
 142                 iounmap(bcsr_regs);
 143         }
 144
 145 #endif  /* CONFIG_QUICC_ENGINE */
 146 }
 147
 148 static struct of_device_id mpc8568_ids[] = {
 149         { .type = "soc", },
 150         { .compatible = "soc", },
 151         { .type = "qe", },
 152         {},
 153 };
 154
 155 static int __init mpc8568_publish_devices(void)
 156 {
 157         if (!machine_is(mpc8568_mds))
 158                 return 0;
 159
 160         /* Publish the QE devices */
 161         of_platform_bus_probe(NULL,mpc8568_ids,NULL);
 162
 163         return 0;
 164 }
 165 device_initcall(mpc8568_publish_devices);
 166
 167 static void __init mpc8568_mds_pic_init(void)
 168 {
 169         struct mpic *mpic;
 170         struct resource r;
 171         struct device_node *np = NULL;
 172
 173         np = of_find_node_by_type(NULL, "open-pic");
 174         if (!np)
 175                 return;
 176
 177         if (of_address_to_resource(np, 0, &r)) {
 178                 printk(KERN_ERR "Failed to map mpic register space\n");
 179                 of_node_put(np);
 180                 return;
 181         }
 182
 183         mpic = mpic_alloc(np, r.start,
 184                         MPIC_PRIMARY | MPIC_WANTS_RESET | MPIC_BIG_ENDIAN,
 185                         4, 0, " OpenPIC  ");
 186         BUG_ON(mpic == NULL);
 187         of_node_put(np);
 188
 189         /* Internal Interrupts */
 190         mpic_assign_isu(mpic, 0, r.start + 0x10200);
 191         mpic_assign_isu(mpic, 1, r.start + 0x10280);
 192         mpic_assign_isu(mpic, 2, r.start + 0x10300);
 193         mpic_assign_isu(mpic, 3, r.start + 0x10380);
 194         mpic_assign_isu(mpic, 4, r.start + 0x10400);
 195         mpic_assign_isu(mpic, 5, r.start + 0x10480);
 196         mpic_assign_isu(mpic, 6, r.start + 0x10500);
 197         mpic_assign_isu(mpic, 7, r.start + 0x10580);
 198         mpic_assign_isu(mpic, 8, r.start + 0x10600);
 199         mpic_assign_isu(mpic, 9, r.start + 0x10680);
 200         mpic_assign_isu(mpic, 10, r.start + 0x10700);
 201         mpic_assign_isu(mpic, 11, r.start + 0x10780);
 202
 203         /* External Interrupts */
 204         mpic_assign_isu(mpic, 12, r.start + 0x10000);
 205         mpic_assign_isu(mpic, 13, r.start + 0x10080);
 206         mpic_assign_isu(mpic, 14, r.start + 0x10100);
 207
 208         mpic_init(mpic);
 209
 210
 211 #ifdef CONFIG_QUICC_ENGINE
 212         np = of_find_node_by_type(NULL, "qeic");
 213         if (!np)
 214                 return;
 215
 216         qe_ic_init(np, 0);
 217         of_node_put(np);
 218 #endif                          /* CONFIG_QUICC_ENGINE */
 219 }
 220
 221
 222 static int __init mpc8568_mds_probe(void)
 223 {
 224         char *model = of_get_flat_dt_prop(of_get_flat_dt_root(),
 225                                           "model", NULL);
 226         if (model == NULL)
 227                 return 0;
 228         if (strcmp(model, "MPC8568EMDS"))
 229                 return 0;
 230
 231         DBG("MPC8568EMDS found\n");
 232
 233         return 1;
 234 }
 235
 236
 237 define_machine(mpc8568_mds) {
 238         .name           = "MPC8568E MDS",
 239         .probe          = mpc8568_mds_probe,
 240         .setup_arch     = mpc8568_mds_setup_arch,
 241         .init_IRQ       = mpc8568_mds_pic_init,
 242         .get_irq        = mpic_get_irq,
 243         .restart        = mpc85xx_restart,
 244         .calibrate_decr = generic_calibrate_decr,
 245         .progress       = udbg_progress,
 246 };