arch/i386/kernel/smpboot.c

   1 /*
   2  *      x86 SMP booting functions
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@redhat.com>
   5  *      (c) 1998, 1999, 2000 Ingo Molnar <mingo@redhat.com>
   6  *
   7  *      Much of the core SMP work is based on previous work by Thomas Radke, to
   8  *      whom a great many thanks are extended.
   9  *
  10  *      Thanks to Intel for making available several different Pentium,
  11  *      Pentium Pro and Pentium-II/Xeon MP machines.
  12  *      Original development of Linux SMP code supported by Caldera.
  13  *
  14  *      This code is released under the GNU General Public License version 2 or
  15  *      later.
  16  *
  17  *      Fixes
  18  *              Felix Koop      :       NR_CPUS used properly
  19  *              Jose Renau      :       Handle single CPU case.
  20  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
  21  *              Greg Wright     :       Fix for kernel stacks panic.
  22  *              Erich Boleyn    :       MP v1.4 and additional changes.
  23  *      Matthias Sattler        :       Changes for 2.1 kernel map.
  24  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
  25  *      Michael Chastain        :       Change trampoline.S to gnu as.
  26  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
  27  *              Ingo Molnar     :       Added APIC timers, based on code
  28  *                                      from Jose Renau
  29  *              Ingo Molnar     :       various cleanups and rewrites
  30  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
  31  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
  32  *              Martin J. Bligh :       Added support for multi-quad systems
  33  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
  34 *               Rusty Russell   :       Hacked into shape for new "hotplug" boot process. */
  35
  36
  37 /* SMP boot always wants to use real time delay to allow sufficient time for
  38  * the APs to come online */
  39 #define USE_REAL_TIME_DELAY
  40
  41 #include <linux/module.h>
  42 #include <linux/init.h>
  43 #include <linux/kernel.h>
  44
  45 #include <linux/mm.h>
  46 #include <linux/sched.h>
  47 #include <linux/kernel_stat.h>
  48 #include <linux/smp_lock.h>
  49 #include <linux/bootmem.h>
  50 #include <linux/notifier.h>
  51 #include <linux/cpu.h>
  52 #include <linux/percpu.h>
  53
  54 #include <linux/delay.h>
  55 #include <linux/mc146818rtc.h>
  56 #include <asm/tlbflush.h>
  57 #include <asm/desc.h>
  58 #include <asm/arch_hooks.h>
  59 #include <asm/nmi.h>
  60 #include <asm/pda.h>
  61 #include <asm/genapic.h>
  62
  63 #include <mach_apic.h>
  64 #include <mach_wakecpu.h>
  65 #include <smpboot_hooks.h>
  66
  67 /* Set if we find a B stepping CPU */
  68 static int __devinitdata smp_b_stepping;
  69
  70 /* Number of siblings per CPU package */
  71 int smp_num_siblings = 1;
  72 #ifdef CONFIG_SMP
  73 EXPORT_SYMBOL(smp_num_siblings);
  74 #endif
  75
  76 /* Last level cache ID of each logical CPU */
  77 int cpu_llc_id[NR_CPUS] __cpuinitdata = {[0 ... NR_CPUS-1] = BAD_APICID};
  78
  79 /* representing HT siblings of each logical CPU */
  80 cpumask_t cpu_sibling_map[NR_CPUS] __read_mostly;
  81 EXPORT_SYMBOL(cpu_sibling_map);
  82
  83 /* representing HT and core siblings of each logical CPU */
  84 cpumask_t cpu_core_map[NR_CPUS] __read_mostly;
  85 EXPORT_SYMBOL(cpu_core_map);
  86
  87 /* bitmap of online cpus */
  88 cpumask_t cpu_online_map __read_mostly;
  89 EXPORT_SYMBOL(cpu_online_map);
  90
  91 cpumask_t cpu_callin_map;
  92 cpumask_t cpu_callout_map;
  93 EXPORT_SYMBOL(cpu_callout_map);
  94 cpumask_t cpu_possible_map;
  95 EXPORT_SYMBOL(cpu_possible_map);
  96 static cpumask_t smp_commenced_mask;
  97
  98 /* TSC's upper 32 bits can't be written in eariler CPU (before prescott), there
  99  * is no way to resync one AP against BP. TBD: for prescott and above, we
 100  * should use IA64's algorithm
 101  */
 102 static int __devinitdata tsc_sync_disabled;
 103
 104 /* Per CPU bogomips and other parameters */
 105 struct cpuinfo_x86 cpu_data[NR_CPUS] __cacheline_aligned;
 106 EXPORT_SYMBOL(cpu_data);
 107
 108 u8 x86_cpu_to_apicid[NR_CPUS] __read_mostly =
 109                         { [0 ... NR_CPUS-1] = 0xff };
 110 EXPORT_SYMBOL(x86_cpu_to_apicid);
 111
 112 u8 apicid_2_node[MAX_APICID];
 113
 114 /*
 115  * Trampoline 80x86 program as an array.
 116  */
 117
 118 extern unsigned char trampoline_data [];
 119 extern unsigned char trampoline_end  [];
 120 static unsigned char *trampoline_base;
 121 static int trampoline_exec;
 122
 123 static void map_cpu_to_logical_apicid(void);
 124
 125 /* State of each CPU. */
 126 DEFINE_PER_CPU(int, cpu_state) = { 0 };
 127
 128 /*
 129  * Currently trivial. Write the real->protected mode
 130  * bootstrap into the page concerned. The caller
 131  * has made sure it's suitably aligned.
 132  */
 133
 134 static unsigned long __devinit setup_trampoline(void)
 135 {
 136         memcpy(trampoline_base, trampoline_data, trampoline_end - trampoline_data);
 137         return virt_to_phys(trampoline_base);
 138 }
 139
 140 /*
 141  * We are called very early to get the low memory for the
 142  * SMP bootup trampoline page.
 143  */
 144 void __init smp_alloc_memory(void)
 145 {
 146         trampoline_base = (void *) alloc_bootmem_low_pages(PAGE_SIZE);
 147         /*
 148          * Has to be in very low memory so we can execute
 149          * real-mode AP code.
 150          */
 151         if (__pa(trampoline_base) >= 0x9F000)
 152                 BUG();
 153         /*
 154          * Make the SMP trampoline executable:
 155          */
 156         trampoline_exec = set_kernel_exec((unsigned long)trampoline_base, 1);
 157 }
 158
 159 /*
 160  * The bootstrap kernel entry code has set these up. Save them for
 161  * a given CPU
 162  */
 163
 164 static void __devinit smp_store_cpu_info(int id)
 165 {
 166         struct cpuinfo_x86 *c = cpu_data + id;
 167
 168         *c = boot_cpu_data;
 169         if (id!=0)
 170                 identify_cpu(c);
 171         /*
 172          * Mask B, Pentium, but not Pentium MMX
 173          */
 174         if (c->x86_vendor == X86_VENDOR_INTEL &&
 175             c->x86 == 5 &&
 176             c->x86_mask >= 1 && c->x86_mask <= 4 &&
 177             c->x86_model <= 3)
 178                 /*
 179                  * Remember we have B step Pentia with bugs
 180                  */
 181                 smp_b_stepping = 1;
 182
 183         /*
 184          * Certain Athlons might work (for various values of 'work') in SMP
 185          * but they are not certified as MP capable.
 186          */
 187         if ((c->x86_vendor == X86_VENDOR_AMD) && (c->x86 == 6)) {
 188
 189                 if (num_possible_cpus() == 1)
 190                         goto valid_k7;
 191
 192                 /* Athlon 660/661 is valid. */
 193                 if ((c->x86_model==6) && ((c->x86_mask==0) || (c->x86_mask==1)))
 194                         goto valid_k7;
 195
 196                 /* Duron 670 is valid */
 197                 if ((c->x86_model==7) && (c->x86_mask==0))
 198                         goto valid_k7;
 199
 200                 /*
 201                  * Athlon 662, Duron 671, and Athlon >model 7 have capability bit.
 202                  * It's worth noting that the A5 stepping (662) of some Athlon XP's
 203                  * have the MP bit set.
 204                  * See http://www.heise.de/newsticker/data/jow-18.10.01-000 for more.
 205                  */
 206                 if (((c->x86_model==6) && (c->x86_mask>=2)) ||
 207                     ((c->x86_model==7) && (c->x86_mask>=1)) ||
 208                      (c->x86_model> 7))
 209                         if (cpu_has_mp)
 210                                 goto valid_k7;
 211
 212                 /* If we get here, it's not a certified SMP capable AMD system. */
 213                 add_taint(TAINT_UNSAFE_SMP);
 214         }
 215
 216 valid_k7:
 217         ;
 218 }
 219
 220 /*
 221  * TSC synchronization.
 222  *
 223  * We first check whether all CPUs have their TSC's synchronized,
 224  * then we print a warning if not, and always resync.
 225  */
 226
 227 static struct {
 228         atomic_t start_flag;
 229         atomic_t count_start;
 230         atomic_t count_stop;
 231         unsigned long long values[NR_CPUS];
 232 } tsc __initdata = {
 233         .start_flag = ATOMIC_INIT(0),
 234         .count_start = ATOMIC_INIT(0),
 235         .count_stop = ATOMIC_INIT(0),
 236 };
 237
 238 #define NR_LOOPS 5
 239
 240 static void __init synchronize_tsc_bp(void)
 241 {
 242         int i;
 243         unsigned long long t0;
 244         unsigned long long sum, avg;
 245         long long delta;
 246         unsigned int one_usec;
 247         int buggy = 0;
 248
 249         printk(KERN_INFO "checking TSC synchronization across %u CPUs: ", num_booting_cpus());
 250
 251         /* convert from kcyc/sec to cyc/usec */
 252         one_usec = cpu_khz / 1000;
 253
 254         atomic_set(&tsc.start_flag, 1);
 255         wmb();
 256
 257         /*
 258          * We loop a few times to get a primed instruction cache,
 259          * then the last pass is more or less synchronized and
 260          * the BP and APs set their cycle counters to zero all at
 261          * once. This reduces the chance of having random offsets
 262          * between the processors, and guarantees that the maximum
 263          * delay between the cycle counters is never bigger than
 264          * the latency of information-passing (cachelines) between
 265          * two CPUs.
 266          */
 267         for (i = 0; i < NR_LOOPS; i++) {
 268                 /*
 269                  * all APs synchronize but they loop on '== num_cpus'
 270                  */
 271                 while (atomic_read(&tsc.count_start) != num_booting_cpus()-1)
 272                         cpu_relax();
 273                 atomic_set(&tsc.count_stop, 0);
 274                 wmb();
 275                 /*
 276                  * this lets the APs save their current TSC:
 277                  */
 278                 atomic_inc(&tsc.count_start);
 279
 280                 rdtscll(tsc.values[smp_processor_id()]);
 281                 /*
 282                  * We clear the TSC in the last loop:
 283                  */
 284                 if (i == NR_LOOPS-1)
 285                         write_tsc(0, 0);
 286
 287                 /*
 288                  * Wait for all APs to leave the synchronization point:
 289                  */
 290                 while (atomic_read(&tsc.count_stop) != num_booting_cpus()-1)
 291                         cpu_relax();
 292                 atomic_set(&tsc.count_start, 0);
 293                 wmb();
 294                 atomic_inc(&tsc.count_stop);
 295         }
 296
 297         sum = 0;
 298         for (i = 0; i < NR_CPUS; i++) {
 299                 if (cpu_isset(i, cpu_callout_map)) {
 300                         t0 = tsc.values[i];
 301                         sum += t0;
 302                 }
 303         }
 304         avg = sum;
 305         do_div(avg, num_booting_cpus());
 306
 307         for (i = 0; i < NR_CPUS; i++) {
 308                 if (!cpu_isset(i, cpu_callout_map))
 309                         continue;
 310                 delta = tsc.values[i] - avg;
 311                 if (delta < 0)
 312                         delta = -delta;
 313                 /*
 314                  * We report bigger than 2 microseconds clock differences.
 315                  */
 316                 if (delta > 2*one_usec) {
 317                         long long realdelta;
 318
 319                         if (!buggy) {
 320                                 buggy = 1;
 321                                 printk("\n");
 322                         }
 323                         realdelta = delta;
 324                         do_div(realdelta, one_usec);
 325                         if (tsc.values[i] < avg)
 326                                 realdelta = -realdelta;
 327
 328                         if (realdelta)
 329                                 printk(KERN_INFO "CPU#%d had %Ld usecs TSC "
 330                                         "skew, fixed it up.\n", i, realdelta);
 331                 }
 332         }
 333         if (!buggy)
 334                 printk("passed.\n");
 335 }
 336
 337 static void __init synchronize_tsc_ap(void)
 338 {
 339         int i;
 340
 341         /*
 342          * Not every cpu is online at the time
 343          * this gets called, so we first wait for the BP to
 344          * finish SMP initialization:
 345          */
 346         while (!atomic_read(&tsc.start_flag))
 347                 cpu_relax();
 348
 349         for (i = 0; i < NR_LOOPS; i++) {
 350                 atomic_inc(&tsc.count_start);
 351                 while (atomic_read(&tsc.count_start) != num_booting_cpus())
 352                         cpu_relax();
 353
 354                 rdtscll(tsc.values[smp_processor_id()]);
 355                 if (i == NR_LOOPS-1)
 356                         write_tsc(0, 0);
 357
 358                 atomic_inc(&tsc.count_stop);
 359                 while (atomic_read(&tsc.count_stop) != num_booting_cpus())
 360                         cpu_relax();
 361         }
 362 }
 363 #undef NR_LOOPS
 364
 365 extern void calibrate_delay(void);
 366
 367 static atomic_t init_deasserted;
 368
 369 static void __devinit smp_callin(void)
 370 {
 371         int cpuid, phys_id;
 372         unsigned long timeout;
 373
 374         /*
 375          * If waken up by an INIT in an 82489DX configuration
 376          * we may get here before an INIT-deassert IPI reaches
 377          * our local APIC.  We have to wait for the IPI or we'll
 378          * lock up on an APIC access.
 379          */
 380         wait_for_init_deassert(&init_deasserted);
 381
 382         /*
 383          * (This works even if the APIC is not enabled.)
 384          */
 385         phys_id = GET_APIC_ID(apic_read(APIC_ID));
 386         cpuid = smp_processor_id();
 387         if (cpu_isset(cpuid, cpu_callin_map)) {
 388                 printk("huh, phys CPU#%d, CPU#%d already present??\n",
 389                                         phys_id, cpuid);
 390                 BUG();
 391         }
 392         Dprintk("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
 393
 394         /*
 395          * STARTUP IPIs are fragile beasts as they might sometimes
 396          * trigger some glue motherboard logic. Complete APIC bus
 397          * silence for 1 second, this overestimates the time the
 398          * boot CPU is spending to send the up to 2 STARTUP IPIs
 399          * by a factor of two. This should be enough.
 400          */
 401
 402         /*
 403          * Waiting 2s total for startup (udelay is not yet working)
 404          */
 405         timeout = jiffies + 2*HZ;
 406         while (time_before(jiffies, timeout)) {
 407                 /*
 408                  * Has the boot CPU finished it's STARTUP sequence?
 409                  */
 410                 if (cpu_isset(cpuid, cpu_callout_map))
 411                         break;
 412                 rep_nop();
 413         }
 414
 415         if (!time_before(jiffies, timeout)) {
 416                 printk("BUG: CPU%d started up but did not get a callout!\n",
 417                         cpuid);
 418                 BUG();
 419         }
 420
 421         /*
 422          * the boot CPU has finished the init stage and is spinning
 423          * on callin_map until we finish. We are free to set up this
 424          * CPU, first the APIC. (this is probably redundant on most
 425          * boards)
 426          */
 427
 428         Dprintk("CALLIN, before setup_local_APIC().\n");
 429         smp_callin_clear_local_apic();
 430         setup_local_APIC();
 431         map_cpu_to_logical_apicid();
 432
 433         /*
 434          * Get our bogomips.
 435          */
 436         calibrate_delay();
 437         Dprintk("Stack at about %p\n",&cpuid);
 438
 439         /*
 440          * Save our processor parameters
 441          */
 442         smp_store_cpu_info(cpuid);
 443
 444         disable_APIC_timer();
 445
 446         /*
 447          * Allow the master to continue.
 448          */
 449         cpu_set(cpuid, cpu_callin_map);
 450
 451         /*
 452          *      Synchronize the TSC with the BP
 453          */
 454         if (cpu_has_tsc && cpu_khz && !tsc_sync_disabled)
 455                 synchronize_tsc_ap();
 456 }
 457
 458 static int cpucount;
 459
 460 /* maps the cpu to the sched domain representing multi-core */
 461 cpumask_t cpu_coregroup_map(int cpu)
 462 {
 463         struct cpuinfo_x86 *c = cpu_data + cpu;
 464         /*
 465          * For perf, we return last level cache shared map.
 466          * And for power savings, we return cpu_core_map
 467          */
 468         if (sched_mc_power_savings || sched_smt_power_savings)
 469                 return cpu_core_map[cpu];
 470         else
 471                 return c->llc_shared_map;
 472 }
 473
 474 /* representing cpus for which sibling maps can be computed */
 475 static cpumask_t cpu_sibling_setup_map;
 476
 477 static inline void
 478 set_cpu_sibling_map(int cpu)
 479 {
 480         int i;
 481         struct cpuinfo_x86 *c = cpu_data;
 482
 483         cpu_set(cpu, cpu_sibling_setup_map);
 484
 485         if (smp_num_siblings > 1) {
 486                 for_each_cpu_mask(i, cpu_sibling_setup_map) {
 487                         if (c[cpu].phys_proc_id == c[i].phys_proc_id &&
 488                             c[cpu].cpu_core_id == c[i].cpu_core_id) {
 489                                 cpu_set(i, cpu_sibling_map[cpu]);
 490                                 cpu_set(cpu, cpu_sibling_map[i]);
 491                                 cpu_set(i, cpu_core_map[cpu]);
 492                                 cpu_set(cpu, cpu_core_map[i]);
 493                                 cpu_set(i, c[cpu].llc_shared_map);
 494                                 cpu_set(cpu, c[i].llc_shared_map);
 495                         }
 496                 }
 497         } else {
 498                 cpu_set(cpu, cpu_sibling_map[cpu]);
 499         }
 500
 501         cpu_set(cpu, c[cpu].llc_shared_map);
 502
 503         if (current_cpu_data.x86_max_cores == 1) {
 504                 cpu_core_map[cpu] = cpu_sibling_map[cpu];
 505                 c[cpu].booted_cores = 1;
 506                 return;
 507         }
 508
 509         for_each_cpu_mask(i, cpu_sibling_setup_map) {
 510                 if (cpu_llc_id[cpu] != BAD_APICID &&
 511                     cpu_llc_id[cpu] == cpu_llc_id[i]) {
 512                         cpu_set(i, c[cpu].llc_shared_map);
 513                         cpu_set(cpu, c[i].llc_shared_map);
 514                 }
 515                 if (c[cpu].phys_proc_id == c[i].phys_proc_id) {
 516                         cpu_set(i, cpu_core_map[cpu]);
 517                         cpu_set(cpu, cpu_core_map[i]);
 518                         /*
 519                          *  Does this new cpu bringup a new core?
 520                          */
 521                         if (cpus_weight(cpu_sibling_map[cpu]) == 1) {
 522                                 /*
 523                                  * for each core in package, increment
 524                                  * the booted_cores for this new cpu
 525                                  */
 526                                 if (first_cpu(cpu_sibling_map[i]) == i)
 527                                         c[cpu].booted_cores++;
 528                                 /*
 529                                  * increment the core count for all
 530                                  * the other cpus in this package
 531                                  */
 532                                 if (i != cpu)
 533                                         c[i].booted_cores++;
 534                         } else if (i != cpu && !c[cpu].booted_cores)
 535                                 c[cpu].booted_cores = c[i].booted_cores;
 536                 }
 537         }
 538 }
 539
 540 /*
 541  * Activate a secondary processor.
 542  */
 543 static void __devinit start_secondary(void *unused)
 544 {
 545         /*
 546          * Don't put *anything* before secondary_cpu_init(), SMP
 547          * booting is too fragile that we want to limit the
 548          * things done here to the most necessary things.
 549          */
 550         secondary_cpu_init();
 551         preempt_disable();
 552         smp_callin();
 553         while (!cpu_isset(smp_processor_id(), smp_commenced_mask))
 554                 rep_nop();
 555         setup_secondary_APIC_clock();
 556         if (nmi_watchdog == NMI_IO_APIC) {
 557                 disable_8259A_irq(0);
 558                 enable_NMI_through_LVT0(NULL);
 559                 enable_8259A_irq(0);
 560         }
 561         enable_APIC_timer();
 562         /*
 563          * low-memory mappings have been cleared, flush them from
 564          * the local TLBs too.
 565          */
 566         local_flush_tlb();
 567
 568         /* This must be done before setting cpu_online_map */
 569         set_cpu_sibling_map(raw_smp_processor_id());
 570         wmb();
 571
 572         /*
 573          * We need to hold call_lock, so there is no inconsistency
 574          * between the time smp_call_function() determines number of
 575          * IPI receipients, and the time when the determination is made
 576          * for which cpus receive the IPI. Holding this
 577          * lock helps us to not include this cpu in a currently in progress
 578          * smp_call_function().
 579          */
 580         lock_ipi_call_lock();
 581         cpu_set(smp_processor_id(), cpu_online_map);
 582         unlock_ipi_call_lock();
 583         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
 584
 585         /* We can take interrupts now: we're officially "up". */
 586         local_irq_enable();
 587
 588         wmb();
 589         cpu_idle();
 590 }
 591
 592 /*
 593  * Everything has been set up for the secondary
 594  * CPUs - they just need to reload everything
 595  * from the task structure
 596  * This function must not return.
 597  */
 598 void __devinit initialize_secondary(void)
 599 {
 600         /*
 601          * We don't actually need to load the full TSS,
 602          * basically just the stack pointer and the eip.
 603          */
 604
 605         asm volatile(
 606                 "movl %0,%%esp\n\t"
 607                 "jmp *%1"
 608                 :
 609                 :"m" (current->thread.esp),"m" (current->thread.eip));
 610 }
 611
 612 /* Static state in head.S used to set up a CPU */
 613 extern struct {
 614         void * esp;
 615         unsigned short ss;
 616 } stack_start;
 617 extern struct i386_pda *start_pda;
 618 extern struct Xgt_desc_struct cpu_gdt_descr;
 619
 620 #ifdef CONFIG_NUMA
 621
 622 /* which logical CPUs are on which nodes */
 623 cpumask_t node_2_cpu_mask[MAX_NUMNODES] __read_mostly =
 624                                 { [0 ... MAX_NUMNODES-1] = CPU_MASK_NONE };
 625 EXPORT_SYMBOL(node_2_cpu_mask);
 626 /* which node each logical CPU is on */
 627 int cpu_2_node[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = 0 };
 628 EXPORT_SYMBOL(cpu_2_node);
 629
 630 /* set up a mapping between cpu and node. */
 631 static inline void map_cpu_to_node(int cpu, int node)
 632 {
 633         printk("Mapping cpu %d to node %d\n", cpu, node);
 634         cpu_set(cpu, node_2_cpu_mask[node]);
 635         cpu_2_node[cpu] = node;
 636 }
 637
 638 /* undo a mapping between cpu and node. */
 639 static inline void unmap_cpu_to_node(int cpu)
 640 {
 641         int node;
 642
 643         printk("Unmapping cpu %d from all nodes\n", cpu);
 644         for (node = 0; node < MAX_NUMNODES; node ++)
 645                 cpu_clear(cpu, node_2_cpu_mask[node]);
 646         cpu_2_node[cpu] = 0;
 647 }
 648 #else /* !CONFIG_NUMA */
 649
 650 #define map_cpu_to_node(cpu, node)      ({})
 651 #define unmap_cpu_to_node(cpu)  ({})
 652
 653 #endif /* CONFIG_NUMA */
 654
 655 u8 cpu_2_logical_apicid[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = BAD_APICID };
 656
 657 static void map_cpu_to_logical_apicid(void)
 658 {
 659         int cpu = smp_processor_id();
 660         int apicid = logical_smp_processor_id();
 661         int node = apicid_to_node(apicid);
 662
 663         if (!node_online(node))
 664                 node = first_online_node;
 665
 666         cpu_2_logical_apicid[cpu] = apicid;
 667         map_cpu_to_node(cpu, node);
 668 }
 669
 670 static void unmap_cpu_to_logical_apicid(int cpu)
 671 {
 672         cpu_2_logical_apicid[cpu] = BAD_APICID;
 673         unmap_cpu_to_node(cpu);
 674 }
 675
 676 #if APIC_DEBUG
 677 static inline void __inquire_remote_apic(int apicid)
 678 {
 679         int i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
 680         char *names[] = { "ID", "VERSION", "SPIV" };
 681         int timeout, status;
 682
 683         printk("Inquiring remote APIC #%d...\n", apicid);
 684
 685         for (i = 0; i < ARRAY_SIZE(regs); i++) {
 686                 printk("... APIC #%d %s: ", apicid, names[i]);
 687
 688                 /*
 689                  * Wait for idle.
 690                  */
 691                 apic_wait_icr_idle();
 692
 693                 apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(apicid));
 694                 apic_write_around(APIC_ICR, APIC_DM_REMRD | regs[i]);
 695
 696                 timeout = 0;
 697                 do {
 698                         udelay(100);
 699                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
 700                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
 701
 702                 switch (status) {
 703                 case APIC_ICR_RR_VALID:
 704                         status = apic_read(APIC_RRR);
 705                         printk("%08x\n", status);
 706                         break;
 707                 default:
 708                         printk("failed\n");
 709                 }
 710         }
 711 }
 712 #endif
 713
 714 #ifdef WAKE_SECONDARY_VIA_NMI
 715 /*
 716  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
 717  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
 718  * won't ... remember to clear down the APIC, etc later.
 719  */
 720 static int __devinit
 721 wakeup_secondary_cpu(int logical_apicid, unsigned long start_eip)
 722 {
 723         unsigned long send_status = 0, accept_status = 0;
 724         int timeout, maxlvt;
 725
 726         /* Target chip */
 727         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(logical_apicid));
 728
 729         /* Boot on the stack */
 730         /* Kick the second */
 731         apic_write_around(APIC_ICR, APIC_DM_NMI | APIC_DEST_LOGICAL);
 732
 733         Dprintk("Waiting for send to finish...\n");
 734         timeout = 0;
 735         do {
 736                 Dprintk("+");
 737                 udelay(100);
 738                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
 739         } while (send_status && (timeout++ < 1000));
 740
 741         /*
 742          * Give the other CPU some time to accept the IPI.
 743          */
 744         udelay(200);
 745         /*
 746          * Due to the Pentium erratum 3AP.
 747          */
 748         maxlvt = get_maxlvt();
 749         if (maxlvt > 3) {
 750                 apic_read_around(APIC_SPIV);
 751                 apic_write(APIC_ESR, 0);
 752         }
 753         accept_status = (apic_read(APIC_ESR) & 0xEF);
 754         Dprintk("NMI sent.\n");
 755
 756         if (send_status)
 757                 printk("APIC never delivered???\n");
 758         if (accept_status)
 759                 printk("APIC delivery error (%lx).\n", accept_status);
 760
 761         return (send_status | accept_status);
 762 }
 763 #endif  /* WAKE_SECONDARY_VIA_NMI */
 764
 765 #ifdef WAKE_SECONDARY_VIA_INIT
 766 static int __devinit
 767 wakeup_secondary_cpu(int phys_apicid, unsigned long start_eip)
 768 {
 769         unsigned long send_status = 0, accept_status = 0;
 770         int maxlvt, timeout, num_starts, j;
 771
 772         /*
 773          * Be paranoid about clearing APIC errors.
 774          */
 775         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
 776                 apic_read_around(APIC_SPIV);
 777                 apic_write(APIC_ESR, 0);
 778                 apic_read(APIC_ESR);
 779         }
 780
 781         Dprintk("Asserting INIT.\n");
 782
 783         /*
 784          * Turn INIT on target chip
 785          */
 786         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
 787
 788         /*
 789          * Send IPI
 790          */
 791         apic_write_around(APIC_ICR, APIC_INT_LEVELTRIG | APIC_INT_ASSERT
 792                                 | APIC_DM_INIT);
 793
 794         Dprintk("Waiting for send to finish...\n");
 795         timeout = 0;
 796         do {
 797                 Dprintk("+");
 798                 udelay(100);
 799                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
 800         } while (send_status && (timeout++ < 1000));
 801
 802         mdelay(10);
 803
 804         Dprintk("Deasserting INIT.\n");
 805
 806         /* Target chip */
 807         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
 808
 809         /* Send IPI */
 810         apic_write_around(APIC_ICR, APIC_INT_LEVELTRIG | APIC_DM_INIT);
 811
 812         Dprintk("Waiting for send to finish...\n");
 813         timeout = 0;
 814         do {
 815                 Dprintk("+");
 816                 udelay(100);
 817                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
 818         } while (send_status && (timeout++ < 1000));
 819
 820         atomic_set(&init_deasserted, 1);
 821
 822         /*
 823          * Should we send STARTUP IPIs ?
 824          *
 825          * Determine this based on the APIC version.
 826          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
 827          */
 828         if (APIC_INTEGRATED(apic_version[phys_apicid]))
 829                 num_starts = 2;
 830         else
 831                 num_starts = 0;
 832
 833         /*
 834          * Run STARTUP IPI loop.
 835          */
 836         Dprintk("#startup loops: %d.\n", num_starts);
 837
 838         maxlvt = get_maxlvt();
 839
 840         for (j = 1; j <= num_starts; j++) {
 841                 Dprintk("Sending STARTUP #%d.\n",j);
 842                 apic_read_around(APIC_SPIV);
 843                 apic_write(APIC_ESR, 0);
 844                 apic_read(APIC_ESR);
 845                 Dprintk("After apic_write.\n");
 846
 847                 /*
 848                  * STARTUP IPI
 849                  */
 850
 851                 /* Target chip */
 852                 apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
 853
 854                 /* Boot on the stack */
 855                 /* Kick the second */
 856                 apic_write_around(APIC_ICR, APIC_DM_STARTUP
 857                                         | (start_eip >> 12));
 858
 859                 /*
 860                  * Give the other CPU some time to accept the IPI.
 861                  */
 862                 udelay(300);
 863
 864                 Dprintk("Startup point 1.\n");
 865
 866                 Dprintk("Waiting for send to finish...\n");
 867                 timeout = 0;
 868                 do {
 869                         Dprintk("+");
 870                         udelay(100);
 871                         send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
 872                 } while (send_status && (timeout++ < 1000));
 873
 874                 /*
 875                  * Give the other CPU some time to accept the IPI.
 876                  */
 877                 udelay(200);
 878                 /*
 879                  * Due to the Pentium erratum 3AP.
 880                  */
 881                 if (maxlvt > 3) {
 882                         apic_read_around(APIC_SPIV);
 883                         apic_write(APIC_ESR, 0);
 884                 }
 885                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 886                 if (send_status || accept_status)
 887                         break;
 888         }
 889         Dprintk("After Startup.\n");
 890
 891         if (send_status)
 892                 printk("APIC never delivered???\n");
 893         if (accept_status)
 894                 printk("APIC delivery error (%lx).\n", accept_status);
 895
 896         return (send_status | accept_status);
 897 }
 898 #endif  /* WAKE_SECONDARY_VIA_INIT */
 899
 900 extern cpumask_t cpu_initialized;
 901 static inline int alloc_cpu_id(void)
 902 {
 903         cpumask_t       tmp_map;
 904         int cpu;
 905         cpus_complement(tmp_map, cpu_present_map);
 906         cpu = first_cpu(tmp_map);
 907         if (cpu >= NR_CPUS)
 908                 return -ENODEV;
 909         return cpu;
 910 }
 911
 912 #ifdef CONFIG_HOTPLUG_CPU
 913 static struct task_struct * __devinitdata cpu_idle_tasks[NR_CPUS];
 914 static inline struct task_struct * alloc_idle_task(int cpu)
 915 {
 916         struct task_struct *idle;
 917
 918         if ((idle = cpu_idle_tasks[cpu]) != NULL) {
 919                 /* initialize thread_struct.  we really want to avoid destroy
 920                  * idle tread
 921                  */
 922                 idle->thread.esp = (unsigned long)task_pt_regs(idle);
 923                 init_idle(idle, cpu);
 924                 return idle;
 925         }
 926         idle = fork_idle(cpu);
 927
 928         if (!IS_ERR(idle))
 929                 cpu_idle_tasks[cpu] = idle;
 930         return idle;
 931 }
 932 #else
 933 #define alloc_idle_task(cpu) fork_idle(cpu)
 934 #endif
 935
 936 static int __devinit do_boot_cpu(int apicid, int cpu)
 937 /*
 938  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
 939  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
 940  * Returns zero if CPU booted OK, else error code from wakeup_secondary_cpu.
 941  */
 942 {
 943         struct task_struct *idle;
 944         unsigned long boot_error;
 945         int timeout;
 946         unsigned long start_eip;
 947         unsigned short nmi_high = 0, nmi_low = 0;
 948
 949         /*
 950          * We can't use kernel_thread since we must avoid to
 951          * reschedule the child.
 952          */
 953         idle = alloc_idle_task(cpu);
 954         if (IS_ERR(idle))
 955                 panic("failed fork for CPU %d", cpu);
 956
 957         /* Pre-allocate and initialize the CPU's GDT and PDA so it
 958            doesn't have to do any memory allocation during the
 959            delicate CPU-bringup phase. */
 960         if (!init_gdt(cpu, idle)) {
 961                 printk(KERN_INFO "Couldn't allocate GDT/PDA for CPU %d\n", cpu);
 962                 return -1;      /* ? */
 963         }
 964
 965         idle->thread.eip = (unsigned long) start_secondary;
 966         /* start_eip had better be page-aligned! */
 967         start_eip = setup_trampoline();
 968
 969         ++cpucount;
 970         alternatives_smp_switch(1);
 971
 972         /* So we see what's up   */
 973         printk("Booting processor %d/%d eip %lx\n", cpu, apicid, start_eip);
 974         /* Stack for startup_32 can be just as for start_secondary onwards */
 975         stack_start.esp = (void *) idle->thread.esp;
 976
 977         start_pda = cpu_pda(cpu);
 978         cpu_gdt_descr = per_cpu(cpu_gdt_descr, cpu);
 979
 980         irq_ctx_init(cpu);
 981
 982         x86_cpu_to_apicid[cpu] = apicid;
 983         /*
 984          * This grunge runs the startup process for
 985          * the targeted processor.
 986          */
 987
 988         atomic_set(&init_deasserted, 0);
 989
 990         Dprintk("Setting warm reset code and vector.\n");
 991
 992         store_NMI_vector(&nmi_high, &nmi_low);
 993
 994         smpboot_setup_warm_reset_vector(start_eip);
 995
 996         /*
 997          * Starting actual IPI sequence...
 998          */
 999         boot_error = wakeup_secondary_cpu(apicid, start_eip);
1000
1001         if (!boot_error) {
1002                 /*
1003                  * allow APs to start initializing.
1004                  */
1005                 Dprintk("Before Callout %d.\n", cpu);
1006                 cpu_set(cpu, cpu_callout_map);
1007                 Dprintk("After Callout %d.\n", cpu);
1008
1009                 /*
1010                  * Wait 5s total for a response
1011                  */
1012                 for (timeout = 0; timeout < 50000; timeout++) {
1013                         if (cpu_isset(cpu, cpu_callin_map))
1014                                 break;  /* It has booted */
1015                         udelay(100);
1016                 }
1017
1018                 if (cpu_isset(cpu, cpu_callin_map)) {
1019                         /* number CPUs logically, starting from 1 (BSP is 0) */
1020                         Dprintk("OK.\n");
1021                         printk("CPU%d: ", cpu);
1022                         print_cpu_info(&cpu_data[cpu]);
1023                         Dprintk("CPU has booted.\n");
1024                 } else {
1025                         boot_error= 1;
1026                         if (*((volatile unsigned char *)trampoline_base)
1027                                         == 0xA5)
1028                                 /* trampoline started but...? */
1029                                 printk("Stuck ??\n");
1030                         else
1031                                 /* trampoline code not run */
1032                                 printk("Not responding.\n");
1033                         inquire_remote_apic(apicid);
1034                 }
1035         }
1036
1037         if (boot_error) {
1038                 /* Try to put things back the way they were before ... */
1039                 unmap_cpu_to_logical_apicid(cpu);
1040                 cpu_clear(cpu, cpu_callout_map); /* was set here (do_boot_cpu()) */
1041                 cpu_clear(cpu, cpu_initialized); /* was set by cpu_init() */
1042                 cpucount--;
1043         } else {
1044                 x86_cpu_to_apicid[cpu] = apicid;
1045                 cpu_set(cpu, cpu_present_map);
1046         }
1047
1048         /* mark "stuck" area as not stuck */
1049         *((volatile unsigned long *)trampoline_base) = 0;
1050
1051         return boot_error;
1052 }
1053
1054 #ifdef CONFIG_HOTPLUG_CPU
1055 void cpu_exit_clear(void)
1056 {
1057         int cpu = raw_smp_processor_id();
1058
1059         idle_task_exit();
1060
1061         cpucount --;
1062         cpu_uninit();
1063         irq_ctx_exit(cpu);
1064
1065         cpu_clear(cpu, cpu_callout_map);
1066         cpu_clear(cpu, cpu_callin_map);
1067
1068         cpu_clear(cpu, smp_commenced_mask);
1069         unmap_cpu_to_logical_apicid(cpu);
1070 }
1071
1072 struct warm_boot_cpu_info {
1073         struct completion *complete;
1074         struct work_struct task;
1075         int apicid;
1076         int cpu;
1077 };
1078
1079 static void __cpuinit do_warm_boot_cpu(struct work_struct *work)
1080 {
1081         struct warm_boot_cpu_info *info =
1082                 container_of(work, struct warm_boot_cpu_info, task);
1083         do_boot_cpu(info->apicid, info->cpu);
1084         complete(info->complete);
1085 }
1086
1087 static int __cpuinit __smp_prepare_cpu(int cpu)
1088 {
1089         DECLARE_COMPLETION_ONSTACK(done);
1090         struct warm_boot_cpu_info info;
1091         int     apicid, ret;
1092         struct Xgt_desc_struct *cpu_gdt_descr = &per_cpu(cpu_gdt_descr, cpu);
1093
1094         apicid = x86_cpu_to_apicid[cpu];
1095         if (apicid == BAD_APICID) {
1096                 ret = -ENODEV;
1097                 goto exit;
1098         }
1099
1100         /*
1101          * the CPU isn't initialized at boot time, allocate gdt table here.
1102          * cpu_init will initialize it
1103          */
1104         if (!cpu_gdt_descr->address) {
1105                 cpu_gdt_descr->address = get_zeroed_page(GFP_KERNEL);
1106                 if (!cpu_gdt_descr->address)
1107                         printk(KERN_CRIT "CPU%d failed to allocate GDT\n", cpu);
1108                         ret = -ENOMEM;
1109                         goto exit;
1110         }
1111
1112         info.complete = &done;
1113         info.apicid = apicid;
1114         info.cpu = cpu;
1115         INIT_WORK(&info.task, do_warm_boot_cpu);
1116
1117         tsc_sync_disabled = 1;
1118
1119         /* init low mem mapping */
1120         clone_pgd_range(swapper_pg_dir, swapper_pg_dir + USER_PGD_PTRS,
1121                         min_t(unsigned long, KERNEL_PGD_PTRS, USER_PGD_PTRS));
1122         flush_tlb_all();
1123         schedule_work(&info.task);
1124         wait_for_completion(&done);
1125
1126         tsc_sync_disabled = 0;
1127         zap_low_mappings();
1128         ret = 0;
1129 exit:
1130         return ret;
1131 }
1132 #endif
1133
1134 static void smp_tune_scheduling(void)
1135 {
1136         unsigned long cachesize;       /* kB   */
1137
1138         if (cpu_khz) {
1139                 cachesize = boot_cpu_data.x86_cache_size;
1140
1141                 if (cachesize > 0)
1142                         max_cache_size = cachesize * 1024;
1143         }
1144 }
1145
1146 /*
1147  * Cycle through the processors sending APIC IPIs to boot each.
1148  */
1149
1150 static int boot_cpu_logical_apicid;
1151 /* Where the IO area was mapped on multiquad, always 0 otherwise */
1152 void *xquad_portio;
1153 #ifdef CONFIG_X86_NUMAQ
1154 EXPORT_SYMBOL(xquad_portio);
1155 #endif
1156
1157 static void __init smp_boot_cpus(unsigned int max_cpus)
1158 {
1159         int apicid, cpu, bit, kicked;
1160         unsigned long bogosum = 0;
1161
1162         /*
1163          * Setup boot CPU information
1164          */
1165         smp_store_cpu_info(0); /* Final full version of the data */
1166         printk("CPU%d: ", 0);
1167         print_cpu_info(&cpu_data[0]);
1168
1169         boot_cpu_physical_apicid = GET_APIC_ID(apic_read(APIC_ID));
1170         boot_cpu_logical_apicid = logical_smp_processor_id();
1171         x86_cpu_to_apicid[0] = boot_cpu_physical_apicid;
1172
1173         current_thread_info()->cpu = 0;
1174         smp_tune_scheduling();
1175
1176         set_cpu_sibling_map(0);
1177
1178         /*
1179          * If we couldn't find an SMP configuration at boot time,
1180          * get out of here now!
1181          */
1182         if (!smp_found_config && !acpi_lapic) {
1183                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
1184                 smpboot_clear_io_apic_irqs();
1185                 phys_cpu_present_map = physid_mask_of_physid(0);
1186                 if (APIC_init_uniprocessor())
1187                         printk(KERN_NOTICE "Local APIC not detected."
1188                                            " Using dummy APIC emulation.\n");
1189                 map_cpu_to_logical_apicid();
1190                 cpu_set(0, cpu_sibling_map[0]);
1191                 cpu_set(0, cpu_core_map[0]);
1192                 return;
1193         }
1194
1195         /*
1196          * Should not be necessary because the MP table should list the boot
1197          * CPU too, but we do it for the sake of robustness anyway.
1198          * Makes no sense to do this check in clustered apic mode, so skip it
1199          */
1200         if (!check_phys_apicid_present(boot_cpu_physical_apicid)) {
1201                 printk("weird, boot CPU (#%d) not listed by the BIOS.\n",
1202                                 boot_cpu_physical_apicid);
1203                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1204         }
1205
1206         /*
1207          * If we couldn't find a local APIC, then get out of here now!
1208          */
1209         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) && !cpu_has_apic) {
1210                 printk(KERN_ERR "BIOS bug, local APIC #%d not detected!...\n",
1211                         boot_cpu_physical_apicid);
1212                 printk(KERN_ERR "... forcing use of dummy APIC emulation. (tell your hw vendor)\n");
1213                 smpboot_clear_io_apic_irqs();
1214                 phys_cpu_present_map = physid_mask_of_physid(0);
1215                 cpu_set(0, cpu_sibling_map[0]);
1216                 cpu_set(0, cpu_core_map[0]);
1217                 return;
1218         }
1219
1220         verify_local_APIC();
1221
1222         /*
1223          * If SMP should be disabled, then really disable it!
1224          */
1225         if (!max_cpus) {
1226                 smp_found_config = 0;
1227                 printk(KERN_INFO "SMP mode deactivated, forcing use of dummy APIC emulation.\n");
1228                 smpboot_clear_io_apic_irqs();
1229                 phys_cpu_present_map = physid_mask_of_physid(0);
1230                 cpu_set(0, cpu_sibling_map[0]);
1231                 cpu_set(0, cpu_core_map[0]);
1232                 return;
1233         }
1234
1235         connect_bsp_APIC();
1236         setup_local_APIC();
1237         map_cpu_to_logical_apicid();
1238
1239
1240         setup_portio_remap();
1241
1242         /*
1243          * Scan the CPU present map and fire up the other CPUs via do_boot_cpu
1244          *
1245          * In clustered apic mode, phys_cpu_present_map is a constructed thus:
1246          * bits 0-3 are quad0, 4-7 are quad1, etc. A perverse twist on the
1247          * clustered apic ID.
1248          */
1249         Dprintk("CPU present map: %lx\n", physids_coerce(phys_cpu_present_map));
1250
1251         kicked = 1;
1252         for (bit = 0; kicked < NR_CPUS && bit < MAX_APICS; bit++) {
1253                 apicid = cpu_present_to_apicid(bit);
1254                 /*
1255                  * Don't even attempt to start the boot CPU!
1256                  */
1257                 if ((apicid == boot_cpu_apicid) || (apicid == BAD_APICID))
1258                         continue;
1259
1260                 if (!check_apicid_present(bit))
1261                         continue;
1262                 if (max_cpus <= cpucount+1)
1263                         continue;
1264
1265                 if (((cpu = alloc_cpu_id()) <= 0) || do_boot_cpu(apicid, cpu))
1266                         printk("CPU #%d not responding - cannot use it.\n",
1267                                                                 apicid);
1268                 else
1269                         ++kicked;
1270         }
1271
1272         /*
1273          * Cleanup possible dangling ends...
1274          */
1275         smpboot_restore_warm_reset_vector();
1276
1277         /*
1278          * Allow the user to impress friends.
1279          */
1280         Dprintk("Before bogomips.\n");
1281         for (cpu = 0; cpu < NR_CPUS; cpu++)
1282                 if (cpu_isset(cpu, cpu_callout_map))
1283                         bogosum += cpu_data[cpu].loops_per_jiffy;
1284         printk(KERN_INFO
1285                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
1286                 cpucount+1,
1287                 bogosum/(500000/HZ),
1288                 (bogosum/(5000/HZ))%100);
1289
1290         Dprintk("Before bogocount - setting activated=1.\n");
1291
1292         if (smp_b_stepping)
1293                 printk(KERN_WARNING "WARNING: SMP operation may be unreliable with B stepping processors.\n");
1294
1295         /*
1296          * Don't taint if we are running SMP kernel on a single non-MP
1297          * approved Athlon
1298          */
1299         if (tainted & TAINT_UNSAFE_SMP) {
1300                 if (cpucount)
1301                         printk (KERN_INFO "WARNING: This combination of AMD processors is not suitable for SMP.\n");
1302                 else
1303                         tainted &= ~TAINT_UNSAFE_SMP;
1304         }
1305
1306         Dprintk("Boot done.\n");
1307
1308         /*
1309          * construct cpu_sibling_map[], so that we can tell sibling CPUs
1310          * efficiently.
1311          */
1312         for (cpu = 0; cpu < NR_CPUS; cpu++) {
1313                 cpus_clear(cpu_sibling_map[cpu]);
1314                 cpus_clear(cpu_core_map[cpu]);
1315         }
1316
1317         cpu_set(0, cpu_sibling_map[0]);
1318         cpu_set(0, cpu_core_map[0]);
1319
1320         smpboot_setup_io_apic();
1321
1322         setup_boot_APIC_clock();
1323
1324         /*
1325          * Synchronize the TSC with the AP
1326          */
1327         if (cpu_has_tsc && cpucount && cpu_khz)
1328                 synchronize_tsc_bp();
1329 }
1330
1331 /* These are wrappers to interface to the new boot process.  Someone
1332    who understands all this stuff should rewrite it properly. --RR 15/Jul/02 */
1333 void __init smp_prepare_cpus(unsigned int max_cpus)
1334 {
1335         smp_commenced_mask = cpumask_of_cpu(0);
1336         cpu_callin_map = cpumask_of_cpu(0);
1337         mb();
1338         smp_boot_cpus(max_cpus);
1339 }
1340
1341 void __devinit smp_prepare_boot_cpu(void)
1342 {
1343         cpu_set(smp_processor_id(), cpu_online_map);
1344         cpu_set(smp_processor_id(), cpu_callout_map);
1345         cpu_set(smp_processor_id(), cpu_present_map);
1346         cpu_set(smp_processor_id(), cpu_possible_map);
1347         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
1348 }
1349
1350 #ifdef CONFIG_HOTPLUG_CPU
1351 static void
1352 remove_siblinginfo(int cpu)
1353 {
1354         int sibling;
1355         struct cpuinfo_x86 *c = cpu_data;
1356
1357         for_each_cpu_mask(sibling, cpu_core_map[cpu]) {
1358                 cpu_clear(cpu, cpu_core_map[sibling]);
1359                 /*
1360                  * last thread sibling in this cpu core going down
1361                  */
1362                 if (cpus_weight(cpu_sibling_map[cpu]) == 1)
1363                         c[sibling].booted_cores--;
1364         }
1365
1366         for_each_cpu_mask(sibling, cpu_sibling_map[cpu])
1367                 cpu_clear(cpu, cpu_sibling_map[sibling]);
1368         cpus_clear(cpu_sibling_map[cpu]);
1369         cpus_clear(cpu_core_map[cpu]);
1370         c[cpu].phys_proc_id = 0;
1371         c[cpu].cpu_core_id = 0;
1372         cpu_clear(cpu, cpu_sibling_setup_map);
1373 }
1374
1375 int __cpu_disable(void)
1376 {
1377         cpumask_t map = cpu_online_map;
1378         int cpu = smp_processor_id();
1379
1380         /*
1381          * Perhaps use cpufreq to drop frequency, but that could go
1382          * into generic code.
1383          *
1384          * We won't take down the boot processor on i386 due to some
1385          * interrupts only being able to be serviced by the BSP.
1386          * Especially so if we're not using an IOAPIC   -zwane
1387          */
1388         if (cpu == 0)
1389                 return -EBUSY;
1390         if (nmi_watchdog == NMI_LOCAL_APIC)
1391                 stop_apic_nmi_watchdog(NULL);
1392         clear_local_APIC();
1393         /* Allow any queued timer interrupts to get serviced */
1394         local_irq_enable();
1395         mdelay(1);
1396         local_irq_disable();
1397
1398         remove_siblinginfo(cpu);
1399
1400         cpu_clear(cpu, map);
1401         fixup_irqs(map);
1402         /* It's now safe to remove this processor from the online map */
1403         cpu_clear(cpu, cpu_online_map);
1404         return 0;
1405 }
1406
1407 void __cpu_die(unsigned int cpu)
1408 {
1409         /* We don't do anything here: idle task is faking death itself. */
1410         unsigned int i;
1411
1412         for (i = 0; i < 10; i++) {
1413                 /* They ack this in play_dead by setting CPU_DEAD */
1414                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1415                         printk ("CPU %d is now offline\n", cpu);
1416                         if (1 == num_online_cpus())
1417                                 alternatives_smp_switch(0);
1418                         return;
1419                 }
1420                 msleep(100);
1421         }
1422         printk(KERN_ERR "CPU %u didn't die...\n", cpu);
1423 }
1424 #else /* ... !CONFIG_HOTPLUG_CPU */
1425 int __cpu_disable(void)
1426 {
1427         return -ENOSYS;
1428 }
1429
1430 void __cpu_die(unsigned int cpu)
1431 {
1432         /* We said "no" in __cpu_disable */
1433         BUG();
1434 }
1435 #endif /* CONFIG_HOTPLUG_CPU */
1436
1437 int __devinit __cpu_up(unsigned int cpu)
1438 {
1439 #ifdef CONFIG_HOTPLUG_CPU
1440         int ret=0;
1441
1442         /*
1443          * We do warm boot only on cpus that had booted earlier
1444          * Otherwise cold boot is all handled from smp_boot_cpus().
1445          * cpu_callin_map is set during AP kickstart process. Its reset
1446          * when a cpu is taken offline from cpu_exit_clear().
1447          */
1448         if (!cpu_isset(cpu, cpu_callin_map))
1449                 ret = __smp_prepare_cpu(cpu);
1450
1451         if (ret)
1452                 return -EIO;
1453 #endif
1454
1455         /* In case one didn't come up */
1456         if (!cpu_isset(cpu, cpu_callin_map)) {
1457                 printk(KERN_DEBUG "skipping cpu%d, didn't come online\n", cpu);
1458                 local_irq_enable();
1459                 return -EIO;
1460         }
1461
1462         local_irq_enable();
1463         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
1464         /* Unleash the CPU! */
1465         cpu_set(cpu, smp_commenced_mask);
1466         while (!cpu_isset(cpu, cpu_online_map))
1467                 cpu_relax();
1468
1469 #ifdef CONFIG_X86_GENERICARCH
1470         if (num_online_cpus() > 8 && genapic == &apic_default)
1471                 panic("Default flat APIC routing can't be used with > 8 cpus\n");
1472 #endif
1473
1474         return 0;
1475 }
1476
1477 void __init smp_cpus_done(unsigned int max_cpus)
1478 {
1479 #ifdef CONFIG_X86_IO_APIC
1480         setup_ioapic_dest();
1481 #endif
1482         zap_low_mappings();
1483 #ifndef CONFIG_HOTPLUG_CPU
1484         /*
1485          * Disable executability of the SMP trampoline:
1486          */
1487         set_kernel_exec((unsigned long)trampoline_base, trampoline_exec);
1488 #endif
1489 }
1490
1491 void __init smp_intr_init(void)
1492 {
1493         /*
1494          * IRQ0 must be given a fixed assignment and initialized,
1495          * because it's used before the IO-APIC is set up.
1496          */
1497         set_intr_gate(FIRST_DEVICE_VECTOR, interrupt[0]);
1498
1499         /*
1500          * The reschedule interrupt is a CPU-to-CPU reschedule-helper
1501          * IPI, driven by wakeup.
1502          */
1503         set_intr_gate(RESCHEDULE_VECTOR, reschedule_interrupt);
1504
1505         /* IPI for invalidation */
1506         set_intr_gate(INVALIDATE_TLB_VECTOR, invalidate_interrupt);
1507
1508         /* IPI for generic function call */
1509         set_intr_gate(CALL_FUNCTION_VECTOR, call_function_interrupt);
1510 }
1511
1512 /*
1513  * If the BIOS enumerates physical processors before logical,
1514  * maxcpus=N at enumeration-time can be used to disable HT.
1515  */
1516 static int __init parse_maxcpus(char *arg)
1517 {
1518         extern unsigned int maxcpus;
1519
1520         maxcpus = simple_strtoul(arg, NULL, 0);
1521         return 0;
1522 }
1523 early_param("maxcpus", parse_maxcpus);