arch/i386/kernel/smpboot.c

   1 /*
   2  *      x86 SMP booting functions
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@redhat.com>
   5  *      (c) 1998, 1999, 2000 Ingo Molnar <mingo@redhat.com>
   6  *
   7  *      Much of the core SMP work is based on previous work by Thomas Radke, to
   8  *      whom a great many thanks are extended.
   9  *
  10  *      Thanks to Intel for making available several different Pentium,
  11  *      Pentium Pro and Pentium-II/Xeon MP machines.
  12  *      Original development of Linux SMP code supported by Caldera.
  13  *
  14  *      This code is released under the GNU General Public License version 2 or
  15  *      later.
  16  *
  17  *      Fixes
  18  *              Felix Koop      :       NR_CPUS used properly
  19  *              Jose Renau      :       Handle single CPU case.
  20  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
  21  *              Greg Wright     :       Fix for kernel stacks panic.
  22  *              Erich Boleyn    :       MP v1.4 and additional changes.
  23  *      Matthias Sattler        :       Changes for 2.1 kernel map.
  24  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
  25  *      Michael Chastain        :       Change trampoline.S to gnu as.
  26  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
  27  *              Ingo Molnar     :       Added APIC timers, based on code
  28  *                                      from Jose Renau
  29  *              Ingo Molnar     :       various cleanups and rewrites
  30  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
  31  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
  32  *              Martin J. Bligh :       Added support for multi-quad systems
  33  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
  34 *               Rusty Russell   :       Hacked into shape for new "hotplug" boot process. */
  35
  36
  37 /* SMP boot always wants to use real time delay to allow sufficient time for
  38  * the APs to come online */
  39 #define USE_REAL_TIME_DELAY
  40
  41 #include <linux/module.h>
  42 #include <linux/init.h>
  43 #include <linux/kernel.h>
  44
  45 #include <linux/mm.h>
  46 #include <linux/sched.h>
  47 #include <linux/kernel_stat.h>
  48 #include <linux/smp_lock.h>
  49 #include <linux/bootmem.h>
  50 #include <linux/notifier.h>
  51 #include <linux/cpu.h>
  52 #include <linux/percpu.h>
  53
  54 #include <linux/delay.h>
  55 #include <linux/mc146818rtc.h>
  56 #include <asm/tlbflush.h>
  57 #include <asm/desc.h>
  58 #include <asm/arch_hooks.h>
  59 #include <asm/nmi.h>
  60 #include <asm/pda.h>
  61 #include <asm/genapic.h>
  62
  63 #include <mach_apic.h>
  64 #include <mach_wakecpu.h>
  65 #include <smpboot_hooks.h>
  66
  67 /* Set if we find a B stepping CPU */
  68 static int __devinitdata smp_b_stepping;
  69
  70 /* Number of siblings per CPU package */
  71 int smp_num_siblings = 1;
  72 EXPORT_SYMBOL(smp_num_siblings);
  73
  74 /* Last level cache ID of each logical CPU */
  75 int cpu_llc_id[NR_CPUS] __cpuinitdata = {[0 ... NR_CPUS-1] = BAD_APICID};
  76
  77 /* representing HT siblings of each logical CPU */
  78 cpumask_t cpu_sibling_map[NR_CPUS] __read_mostly;
  79 EXPORT_SYMBOL(cpu_sibling_map);
  80
  81 /* representing HT and core siblings of each logical CPU */
  82 cpumask_t cpu_core_map[NR_CPUS] __read_mostly;
  83 EXPORT_SYMBOL(cpu_core_map);
  84
  85 /* bitmap of online cpus */
  86 cpumask_t cpu_online_map __read_mostly;
  87 EXPORT_SYMBOL(cpu_online_map);
  88
  89 cpumask_t cpu_callin_map;
  90 cpumask_t cpu_callout_map;
  91 EXPORT_SYMBOL(cpu_callout_map);
  92 cpumask_t cpu_possible_map;
  93 EXPORT_SYMBOL(cpu_possible_map);
  94 static cpumask_t smp_commenced_mask;
  95
  96 /* TSC's upper 32 bits can't be written in eariler CPU (before prescott), there
  97  * is no way to resync one AP against BP. TBD: for prescott and above, we
  98  * should use IA64's algorithm
  99  */
 100 static int __devinitdata tsc_sync_disabled;
 101
 102 /* Per CPU bogomips and other parameters */
 103 struct cpuinfo_x86 cpu_data[NR_CPUS] __cacheline_aligned;
 104 EXPORT_SYMBOL(cpu_data);
 105
 106 u8 x86_cpu_to_apicid[NR_CPUS] __read_mostly =
 107                         { [0 ... NR_CPUS-1] = 0xff };
 108 EXPORT_SYMBOL(x86_cpu_to_apicid);
 109
 110 u8 apicid_2_node[MAX_APICID];
 111
 112 /*
 113  * Trampoline 80x86 program as an array.
 114  */
 115
 116 extern unsigned char trampoline_data [];
 117 extern unsigned char trampoline_end  [];
 118 static unsigned char *trampoline_base;
 119 static int trampoline_exec;
 120
 121 static void map_cpu_to_logical_apicid(void);
 122
 123 /* State of each CPU. */
 124 DEFINE_PER_CPU(int, cpu_state) = { 0 };
 125
 126 /*
 127  * Currently trivial. Write the real->protected mode
 128  * bootstrap into the page concerned. The caller
 129  * has made sure it's suitably aligned.
 130  */
 131
 132 static unsigned long __devinit setup_trampoline(void)
 133 {
 134         memcpy(trampoline_base, trampoline_data, trampoline_end - trampoline_data);
 135         return virt_to_phys(trampoline_base);
 136 }
 137
 138 /*
 139  * We are called very early to get the low memory for the
 140  * SMP bootup trampoline page.
 141  */
 142 void __init smp_alloc_memory(void)
 143 {
 144         trampoline_base = (void *) alloc_bootmem_low_pages(PAGE_SIZE);
 145         /*
 146          * Has to be in very low memory so we can execute
 147          * real-mode AP code.
 148          */
 149         if (__pa(trampoline_base) >= 0x9F000)
 150                 BUG();
 151         /*
 152          * Make the SMP trampoline executable:
 153          */
 154         trampoline_exec = set_kernel_exec((unsigned long)trampoline_base, 1);
 155 }
 156
 157 /*
 158  * The bootstrap kernel entry code has set these up. Save them for
 159  * a given CPU
 160  */
 161
 162 static void __devinit smp_store_cpu_info(int id)
 163 {
 164         struct cpuinfo_x86 *c = cpu_data + id;
 165
 166         *c = boot_cpu_data;
 167         if (id!=0)
 168                 identify_cpu(c);
 169         /*
 170          * Mask B, Pentium, but not Pentium MMX
 171          */
 172         if (c->x86_vendor == X86_VENDOR_INTEL &&
 173             c->x86 == 5 &&
 174             c->x86_mask >= 1 && c->x86_mask <= 4 &&
 175             c->x86_model <= 3)
 176                 /*
 177                  * Remember we have B step Pentia with bugs
 178                  */
 179                 smp_b_stepping = 1;
 180
 181         /*
 182          * Certain Athlons might work (for various values of 'work') in SMP
 183          * but they are not certified as MP capable.
 184          */
 185         if ((c->x86_vendor == X86_VENDOR_AMD) && (c->x86 == 6)) {
 186
 187                 if (num_possible_cpus() == 1)
 188                         goto valid_k7;
 189
 190                 /* Athlon 660/661 is valid. */
 191                 if ((c->x86_model==6) && ((c->x86_mask==0) || (c->x86_mask==1)))
 192                         goto valid_k7;
 193
 194                 /* Duron 670 is valid */
 195                 if ((c->x86_model==7) && (c->x86_mask==0))
 196                         goto valid_k7;
 197
 198                 /*
 199                  * Athlon 662, Duron 671, and Athlon >model 7 have capability bit.
 200                  * It's worth noting that the A5 stepping (662) of some Athlon XP's
 201                  * have the MP bit set.
 202                  * See http://www.heise.de/newsticker/data/jow-18.10.01-000 for more.
 203                  */
 204                 if (((c->x86_model==6) && (c->x86_mask>=2)) ||
 205                     ((c->x86_model==7) && (c->x86_mask>=1)) ||
 206                      (c->x86_model> 7))
 207                         if (cpu_has_mp)
 208                                 goto valid_k7;
 209
 210                 /* If we get here, it's not a certified SMP capable AMD system. */
 211                 add_taint(TAINT_UNSAFE_SMP);
 212         }
 213
 214 valid_k7:
 215         ;
 216 }
 217
 218 /*
 219  * TSC synchronization.
 220  *
 221  * We first check whether all CPUs have their TSC's synchronized,
 222  * then we print a warning if not, and always resync.
 223  */
 224
 225 static struct {
 226         atomic_t start_flag;
 227         atomic_t count_start;
 228         atomic_t count_stop;
 229         unsigned long long values[NR_CPUS];
 230 } tsc __initdata = {
 231         .start_flag = ATOMIC_INIT(0),
 232         .count_start = ATOMIC_INIT(0),
 233         .count_stop = ATOMIC_INIT(0),
 234 };
 235
 236 #define NR_LOOPS 5
 237
 238 static void __init synchronize_tsc_bp(void)
 239 {
 240         int i;
 241         unsigned long long t0;
 242         unsigned long long sum, avg;
 243         long long delta;
 244         unsigned int one_usec;
 245         int buggy = 0;
 246
 247         printk(KERN_INFO "checking TSC synchronization across %u CPUs: ", num_booting_cpus());
 248
 249         /* convert from kcyc/sec to cyc/usec */
 250         one_usec = cpu_khz / 1000;
 251
 252         atomic_set(&tsc.start_flag, 1);
 253         wmb();
 254
 255         /*
 256          * We loop a few times to get a primed instruction cache,
 257          * then the last pass is more or less synchronized and
 258          * the BP and APs set their cycle counters to zero all at
 259          * once. This reduces the chance of having random offsets
 260          * between the processors, and guarantees that the maximum
 261          * delay between the cycle counters is never bigger than
 262          * the latency of information-passing (cachelines) between
 263          * two CPUs.
 264          */
 265         for (i = 0; i < NR_LOOPS; i++) {
 266                 /*
 267                  * all APs synchronize but they loop on '== num_cpus'
 268                  */
 269                 while (atomic_read(&tsc.count_start) != num_booting_cpus()-1)
 270                         cpu_relax();
 271                 atomic_set(&tsc.count_stop, 0);
 272                 wmb();
 273                 /*
 274                  * this lets the APs save their current TSC:
 275                  */
 276                 atomic_inc(&tsc.count_start);
 277
 278                 rdtscll(tsc.values[smp_processor_id()]);
 279                 /*
 280                  * We clear the TSC in the last loop:
 281                  */
 282                 if (i == NR_LOOPS-1)
 283                         write_tsc(0, 0);
 284
 285                 /*
 286                  * Wait for all APs to leave the synchronization point:
 287                  */
 288                 while (atomic_read(&tsc.count_stop) != num_booting_cpus()-1)
 289                         cpu_relax();
 290                 atomic_set(&tsc.count_start, 0);
 291                 wmb();
 292                 atomic_inc(&tsc.count_stop);
 293         }
 294
 295         sum = 0;
 296         for (i = 0; i < NR_CPUS; i++) {
 297                 if (cpu_isset(i, cpu_callout_map)) {
 298                         t0 = tsc.values[i];
 299                         sum += t0;
 300                 }
 301         }
 302         avg = sum;
 303         do_div(avg, num_booting_cpus());
 304
 305         for (i = 0; i < NR_CPUS; i++) {
 306                 if (!cpu_isset(i, cpu_callout_map))
 307                         continue;
 308                 delta = tsc.values[i] - avg;
 309                 if (delta < 0)
 310                         delta = -delta;
 311                 /*
 312                  * We report bigger than 2 microseconds clock differences.
 313                  */
 314                 if (delta > 2*one_usec) {
 315                         long long realdelta;
 316
 317                         if (!buggy) {
 318                                 buggy = 1;
 319                                 printk("\n");
 320                         }
 321                         realdelta = delta;
 322                         do_div(realdelta, one_usec);
 323                         if (tsc.values[i] < avg)
 324                                 realdelta = -realdelta;
 325
 326                         if (realdelta)
 327                                 printk(KERN_INFO "CPU#%d had %Ld usecs TSC "
 328                                         "skew, fixed it up.\n", i, realdelta);
 329                 }
 330         }
 331         if (!buggy)
 332                 printk("passed.\n");
 333 }
 334
 335 static void __init synchronize_tsc_ap(void)
 336 {
 337         int i;
 338
 339         /*
 340          * Not every cpu is online at the time
 341          * this gets called, so we first wait for the BP to
 342          * finish SMP initialization:
 343          */
 344         while (!atomic_read(&tsc.start_flag))
 345                 cpu_relax();
 346
 347         for (i = 0; i < NR_LOOPS; i++) {
 348                 atomic_inc(&tsc.count_start);
 349                 while (atomic_read(&tsc.count_start) != num_booting_cpus())
 350                         cpu_relax();
 351
 352                 rdtscll(tsc.values[smp_processor_id()]);
 353                 if (i == NR_LOOPS-1)
 354                         write_tsc(0, 0);
 355
 356                 atomic_inc(&tsc.count_stop);
 357                 while (atomic_read(&tsc.count_stop) != num_booting_cpus())
 358                         cpu_relax();
 359         }
 360 }
 361 #undef NR_LOOPS
 362
 363 extern void calibrate_delay(void);
 364
 365 static atomic_t init_deasserted;
 366
 367 static void __devinit smp_callin(void)
 368 {
 369         int cpuid, phys_id;
 370         unsigned long timeout;
 371
 372         /*
 373          * If waken up by an INIT in an 82489DX configuration
 374          * we may get here before an INIT-deassert IPI reaches
 375          * our local APIC.  We have to wait for the IPI or we'll
 376          * lock up on an APIC access.
 377          */
 378         wait_for_init_deassert(&init_deasserted);
 379
 380         /*
 381          * (This works even if the APIC is not enabled.)
 382          */
 383         phys_id = GET_APIC_ID(apic_read(APIC_ID));
 384         cpuid = smp_processor_id();
 385         if (cpu_isset(cpuid, cpu_callin_map)) {
 386                 printk("huh, phys CPU#%d, CPU#%d already present??\n",
 387                                         phys_id, cpuid);
 388                 BUG();
 389         }
 390         Dprintk("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
 391
 392         /*
 393          * STARTUP IPIs are fragile beasts as they might sometimes
 394          * trigger some glue motherboard logic. Complete APIC bus
 395          * silence for 1 second, this overestimates the time the
 396          * boot CPU is spending to send the up to 2 STARTUP IPIs
 397          * by a factor of two. This should be enough.
 398          */
 399
 400         /*
 401          * Waiting 2s total for startup (udelay is not yet working)
 402          */
 403         timeout = jiffies + 2*HZ;
 404         while (time_before(jiffies, timeout)) {
 405                 /*
 406                  * Has the boot CPU finished it's STARTUP sequence?
 407                  */
 408                 if (cpu_isset(cpuid, cpu_callout_map))
 409                         break;
 410                 rep_nop();
 411         }
 412
 413         if (!time_before(jiffies, timeout)) {
 414                 printk("BUG: CPU%d started up but did not get a callout!\n",
 415                         cpuid);
 416                 BUG();
 417         }
 418
 419         /*
 420          * the boot CPU has finished the init stage and is spinning
 421          * on callin_map until we finish. We are free to set up this
 422          * CPU, first the APIC. (this is probably redundant on most
 423          * boards)
 424          */
 425
 426         Dprintk("CALLIN, before setup_local_APIC().\n");
 427         smp_callin_clear_local_apic();
 428         setup_local_APIC();
 429         map_cpu_to_logical_apicid();
 430
 431         /*
 432          * Get our bogomips.
 433          */
 434         calibrate_delay();
 435         Dprintk("Stack at about %p\n",&cpuid);
 436
 437         /*
 438          * Save our processor parameters
 439          */
 440         smp_store_cpu_info(cpuid);
 441
 442         disable_APIC_timer();
 443
 444         /*
 445          * Allow the master to continue.
 446          */
 447         cpu_set(cpuid, cpu_callin_map);
 448
 449         /*
 450          *      Synchronize the TSC with the BP
 451          */
 452         if (cpu_has_tsc && cpu_khz && !tsc_sync_disabled)
 453                 synchronize_tsc_ap();
 454 }
 455
 456 static int cpucount;
 457
 458 /* maps the cpu to the sched domain representing multi-core */
 459 cpumask_t cpu_coregroup_map(int cpu)
 460 {
 461         struct cpuinfo_x86 *c = cpu_data + cpu;
 462         /*
 463          * For perf, we return last level cache shared map.
 464          * And for power savings, we return cpu_core_map
 465          */
 466         if (sched_mc_power_savings || sched_smt_power_savings)
 467                 return cpu_core_map[cpu];
 468         else
 469                 return c->llc_shared_map;
 470 }
 471
 472 /* representing cpus for which sibling maps can be computed */
 473 static cpumask_t cpu_sibling_setup_map;
 474
 475 static inline void
 476 set_cpu_sibling_map(int cpu)
 477 {
 478         int i;
 479         struct cpuinfo_x86 *c = cpu_data;
 480
 481         cpu_set(cpu, cpu_sibling_setup_map);
 482
 483         if (smp_num_siblings > 1) {
 484                 for_each_cpu_mask(i, cpu_sibling_setup_map) {
 485                         if (c[cpu].phys_proc_id == c[i].phys_proc_id &&
 486                             c[cpu].cpu_core_id == c[i].cpu_core_id) {
 487                                 cpu_set(i, cpu_sibling_map[cpu]);
 488                                 cpu_set(cpu, cpu_sibling_map[i]);
 489                                 cpu_set(i, cpu_core_map[cpu]);
 490                                 cpu_set(cpu, cpu_core_map[i]);
 491                                 cpu_set(i, c[cpu].llc_shared_map);
 492                                 cpu_set(cpu, c[i].llc_shared_map);
 493                         }
 494                 }
 495         } else {
 496                 cpu_set(cpu, cpu_sibling_map[cpu]);
 497         }
 498
 499         cpu_set(cpu, c[cpu].llc_shared_map);
 500
 501         if (current_cpu_data.x86_max_cores == 1) {
 502                 cpu_core_map[cpu] = cpu_sibling_map[cpu];
 503                 c[cpu].booted_cores = 1;
 504                 return;
 505         }
 506
 507         for_each_cpu_mask(i, cpu_sibling_setup_map) {
 508                 if (cpu_llc_id[cpu] != BAD_APICID &&
 509                     cpu_llc_id[cpu] == cpu_llc_id[i]) {
 510                         cpu_set(i, c[cpu].llc_shared_map);
 511                         cpu_set(cpu, c[i].llc_shared_map);
 512                 }
 513                 if (c[cpu].phys_proc_id == c[i].phys_proc_id) {
 514                         cpu_set(i, cpu_core_map[cpu]);
 515                         cpu_set(cpu, cpu_core_map[i]);
 516                         /*
 517                          *  Does this new cpu bringup a new core?
 518                          */
 519                         if (cpus_weight(cpu_sibling_map[cpu]) == 1) {
 520                                 /*
 521                                  * for each core in package, increment
 522                                  * the booted_cores for this new cpu
 523                                  */
 524                                 if (first_cpu(cpu_sibling_map[i]) == i)
 525                                         c[cpu].booted_cores++;
 526                                 /*
 527                                  * increment the core count for all
 528                                  * the other cpus in this package
 529                                  */
 530                                 if (i != cpu)
 531                                         c[i].booted_cores++;
 532                         } else if (i != cpu && !c[cpu].booted_cores)
 533                                 c[cpu].booted_cores = c[i].booted_cores;
 534                 }
 535         }
 536 }
 537
 538 /*
 539  * Activate a secondary processor.
 540  */
 541 static void __devinit start_secondary(void *unused)
 542 {
 543         /*
 544          * Don't put *anything* before secondary_cpu_init(), SMP
 545          * booting is too fragile that we want to limit the
 546          * things done here to the most necessary things.
 547          */
 548         secondary_cpu_init();
 549         preempt_disable();
 550         smp_callin();
 551         while (!cpu_isset(smp_processor_id(), smp_commenced_mask))
 552                 rep_nop();
 553         setup_secondary_APIC_clock();
 554         if (nmi_watchdog == NMI_IO_APIC) {
 555                 disable_8259A_irq(0);
 556                 enable_NMI_through_LVT0(NULL);
 557                 enable_8259A_irq(0);
 558         }
 559         enable_APIC_timer();
 560         /*
 561          * low-memory mappings have been cleared, flush them from
 562          * the local TLBs too.
 563          */
 564         local_flush_tlb();
 565
 566         /* This must be done before setting cpu_online_map */
 567         set_cpu_sibling_map(raw_smp_processor_id());
 568         wmb();
 569
 570         /*
 571          * We need to hold call_lock, so there is no inconsistency
 572          * between the time smp_call_function() determines number of
 573          * IPI receipients, and the time when the determination is made
 574          * for which cpus receive the IPI. Holding this
 575          * lock helps us to not include this cpu in a currently in progress
 576          * smp_call_function().
 577          */
 578         lock_ipi_call_lock();
 579         cpu_set(smp_processor_id(), cpu_online_map);
 580         unlock_ipi_call_lock();
 581         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
 582
 583         /* We can take interrupts now: we're officially "up". */
 584         local_irq_enable();
 585
 586         wmb();
 587         cpu_idle();
 588 }
 589
 590 /*
 591  * Everything has been set up for the secondary
 592  * CPUs - they just need to reload everything
 593  * from the task structure
 594  * This function must not return.
 595  */
 596 void __devinit initialize_secondary(void)
 597 {
 598         /*
 599          * We don't actually need to load the full TSS,
 600          * basically just the stack pointer and the eip.
 601          */
 602
 603         asm volatile(
 604                 "movl %0,%%esp\n\t"
 605                 "jmp *%1"
 606                 :
 607                 :"m" (current->thread.esp),"m" (current->thread.eip));
 608 }
 609
 610 /* Static state in head.S used to set up a CPU */
 611 extern struct {
 612         void * esp;
 613         unsigned short ss;
 614 } stack_start;
 615 extern struct i386_pda *start_pda;
 616 extern struct Xgt_desc_struct cpu_gdt_descr;
 617
 618 #ifdef CONFIG_NUMA
 619
 620 /* which logical CPUs are on which nodes */
 621 cpumask_t node_2_cpu_mask[MAX_NUMNODES] __read_mostly =
 622                                 { [0 ... MAX_NUMNODES-1] = CPU_MASK_NONE };
 623 EXPORT_SYMBOL(node_2_cpu_mask);
 624 /* which node each logical CPU is on */
 625 int cpu_2_node[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = 0 };
 626 EXPORT_SYMBOL(cpu_2_node);
 627
 628 /* set up a mapping between cpu and node. */
 629 static inline void map_cpu_to_node(int cpu, int node)
 630 {
 631         printk("Mapping cpu %d to node %d\n", cpu, node);
 632         cpu_set(cpu, node_2_cpu_mask[node]);
 633         cpu_2_node[cpu] = node;
 634 }
 635
 636 /* undo a mapping between cpu and node. */
 637 static inline void unmap_cpu_to_node(int cpu)
 638 {
 639         int node;
 640
 641         printk("Unmapping cpu %d from all nodes\n", cpu);
 642         for (node = 0; node < MAX_NUMNODES; node ++)
 643                 cpu_clear(cpu, node_2_cpu_mask[node]);
 644         cpu_2_node[cpu] = 0;
 645 }
 646 #else /* !CONFIG_NUMA */
 647
 648 #define map_cpu_to_node(cpu, node)      ({})
 649 #define unmap_cpu_to_node(cpu)  ({})
 650
 651 #endif /* CONFIG_NUMA */
 652
 653 u8 cpu_2_logical_apicid[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = BAD_APICID };
 654
 655 static void map_cpu_to_logical_apicid(void)
 656 {
 657         int cpu = smp_processor_id();
 658         int apicid = logical_smp_processor_id();
 659         int node = apicid_to_node(apicid);
 660
 661         if (!node_online(node))
 662                 node = first_online_node;
 663
 664         cpu_2_logical_apicid[cpu] = apicid;
 665         map_cpu_to_node(cpu, node);
 666 }
 667
 668 static void unmap_cpu_to_logical_apicid(int cpu)
 669 {
 670         cpu_2_logical_apicid[cpu] = BAD_APICID;
 671         unmap_cpu_to_node(cpu);
 672 }
 673
 674 #if APIC_DEBUG
 675 static inline void __inquire_remote_apic(int apicid)
 676 {
 677         int i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
 678         char *names[] = { "ID", "VERSION", "SPIV" };
 679         int timeout, status;
 680
 681         printk("Inquiring remote APIC #%d...\n", apicid);
 682
 683         for (i = 0; i < ARRAY_SIZE(regs); i++) {
 684                 printk("... APIC #%d %s: ", apicid, names[i]);
 685
 686                 /*
 687                  * Wait for idle.
 688                  */
 689                 apic_wait_icr_idle();
 690
 691                 apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(apicid));
 692                 apic_write_around(APIC_ICR, APIC_DM_REMRD | regs[i]);
 693
 694                 timeout = 0;
 695                 do {
 696                         udelay(100);
 697                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
 698                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
 699
 700                 switch (status) {
 701                 case APIC_ICR_RR_VALID:
 702                         status = apic_read(APIC_RRR);
 703                         printk("%08x\n", status);
 704                         break;
 705                 default:
 706                         printk("failed\n");
 707                 }
 708         }
 709 }
 710 #endif
 711
 712 #ifdef WAKE_SECONDARY_VIA_NMI
 713 /*
 714  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
 715  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
 716  * won't ... remember to clear down the APIC, etc later.
 717  */
 718 static int __devinit
 719 wakeup_secondary_cpu(int logical_apicid, unsigned long start_eip)
 720 {
 721         unsigned long send_status = 0, accept_status = 0;
 722         int timeout, maxlvt;
 723
 724         /* Target chip */
 725         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(logical_apicid));
 726
 727         /* Boot on the stack */
 728         /* Kick the second */
 729         apic_write_around(APIC_ICR, APIC_DM_NMI | APIC_DEST_LOGICAL);
 730
 731         Dprintk("Waiting for send to finish...\n");
 732         timeout = 0;
 733         do {
 734                 Dprintk("+");
 735                 udelay(100);
 736                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
 737         } while (send_status && (timeout++ < 1000));
 738
 739         /*
 740          * Give the other CPU some time to accept the IPI.
 741          */
 742         udelay(200);
 743         /*
 744          * Due to the Pentium erratum 3AP.
 745          */
 746         maxlvt = get_maxlvt();
 747         if (maxlvt > 3) {
 748                 apic_read_around(APIC_SPIV);
 749                 apic_write(APIC_ESR, 0);
 750         }
 751         accept_status = (apic_read(APIC_ESR) & 0xEF);
 752         Dprintk("NMI sent.\n");
 753
 754         if (send_status)
 755                 printk("APIC never delivered???\n");
 756         if (accept_status)
 757                 printk("APIC delivery error (%lx).\n", accept_status);
 758
 759         return (send_status | accept_status);
 760 }
 761 #endif  /* WAKE_SECONDARY_VIA_NMI */
 762
 763 #ifdef WAKE_SECONDARY_VIA_INIT
 764 static int __devinit
 765 wakeup_secondary_cpu(int phys_apicid, unsigned long start_eip)
 766 {
 767         unsigned long send_status = 0, accept_status = 0;
 768         int maxlvt, timeout, num_starts, j;
 769
 770         /*
 771          * Be paranoid about clearing APIC errors.
 772          */
 773         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
 774                 apic_read_around(APIC_SPIV);
 775                 apic_write(APIC_ESR, 0);
 776                 apic_read(APIC_ESR);
 777         }
 778
 779         Dprintk("Asserting INIT.\n");
 780
 781         /*
 782          * Turn INIT on target chip
 783          */
 784         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
 785
 786         /*
 787          * Send IPI
 788          */
 789         apic_write_around(APIC_ICR, APIC_INT_LEVELTRIG | APIC_INT_ASSERT
 790                                 | APIC_DM_INIT);
 791
 792         Dprintk("Waiting for send to finish...\n");
 793         timeout = 0;
 794         do {
 795                 Dprintk("+");
 796                 udelay(100);
 797                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
 798         } while (send_status && (timeout++ < 1000));
 799
 800         mdelay(10);
 801
 802         Dprintk("Deasserting INIT.\n");
 803
 804         /* Target chip */
 805         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
 806
 807         /* Send IPI */
 808         apic_write_around(APIC_ICR, APIC_INT_LEVELTRIG | APIC_DM_INIT);
 809
 810         Dprintk("Waiting for send to finish...\n");
 811         timeout = 0;
 812         do {
 813                 Dprintk("+");
 814                 udelay(100);
 815                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
 816         } while (send_status && (timeout++ < 1000));
 817
 818         atomic_set(&init_deasserted, 1);
 819
 820         /*
 821          * Should we send STARTUP IPIs ?
 822          *
 823          * Determine this based on the APIC version.
 824          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
 825          */
 826         if (APIC_INTEGRATED(apic_version[phys_apicid]))
 827                 num_starts = 2;
 828         else
 829                 num_starts = 0;
 830
 831         /*
 832          * Run STARTUP IPI loop.
 833          */
 834         Dprintk("#startup loops: %d.\n", num_starts);
 835
 836         maxlvt = get_maxlvt();
 837
 838         for (j = 1; j <= num_starts; j++) {
 839                 Dprintk("Sending STARTUP #%d.\n",j);
 840                 apic_read_around(APIC_SPIV);
 841                 apic_write(APIC_ESR, 0);
 842                 apic_read(APIC_ESR);
 843                 Dprintk("After apic_write.\n");
 844
 845                 /*
 846                  * STARTUP IPI
 847                  */
 848
 849                 /* Target chip */
 850                 apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
 851
 852                 /* Boot on the stack */
 853                 /* Kick the second */
 854                 apic_write_around(APIC_ICR, APIC_DM_STARTUP
 855                                         | (start_eip >> 12));
 856
 857                 /*
 858                  * Give the other CPU some time to accept the IPI.
 859                  */
 860                 udelay(300);
 861
 862                 Dprintk("Startup point 1.\n");
 863
 864                 Dprintk("Waiting for send to finish...\n");
 865                 timeout = 0;
 866                 do {
 867                         Dprintk("+");
 868                         udelay(100);
 869                         send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
 870                 } while (send_status && (timeout++ < 1000));
 871
 872                 /*
 873                  * Give the other CPU some time to accept the IPI.
 874                  */
 875                 udelay(200);
 876                 /*
 877                  * Due to the Pentium erratum 3AP.
 878                  */
 879                 if (maxlvt > 3) {
 880                         apic_read_around(APIC_SPIV);
 881                         apic_write(APIC_ESR, 0);
 882                 }
 883                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 884                 if (send_status || accept_status)
 885                         break;
 886         }
 887         Dprintk("After Startup.\n");
 888
 889         if (send_status)
 890                 printk("APIC never delivered???\n");
 891         if (accept_status)
 892                 printk("APIC delivery error (%lx).\n", accept_status);
 893
 894         return (send_status | accept_status);
 895 }
 896 #endif  /* WAKE_SECONDARY_VIA_INIT */
 897
 898 extern cpumask_t cpu_initialized;
 899 static inline int alloc_cpu_id(void)
 900 {
 901         cpumask_t       tmp_map;
 902         int cpu;
 903         cpus_complement(tmp_map, cpu_present_map);
 904         cpu = first_cpu(tmp_map);
 905         if (cpu >= NR_CPUS)
 906                 return -ENODEV;
 907         return cpu;
 908 }
 909
 910 #ifdef CONFIG_HOTPLUG_CPU
 911 static struct task_struct * __devinitdata cpu_idle_tasks[NR_CPUS];
 912 static inline struct task_struct * alloc_idle_task(int cpu)
 913 {
 914         struct task_struct *idle;
 915
 916         if ((idle = cpu_idle_tasks[cpu]) != NULL) {
 917                 /* initialize thread_struct.  we really want to avoid destroy
 918                  * idle tread
 919                  */
 920                 idle->thread.esp = (unsigned long)task_pt_regs(idle);
 921                 init_idle(idle, cpu);
 922                 return idle;
 923         }
 924         idle = fork_idle(cpu);
 925
 926         if (!IS_ERR(idle))
 927                 cpu_idle_tasks[cpu] = idle;
 928         return idle;
 929 }
 930 #else
 931 #define alloc_idle_task(cpu) fork_idle(cpu)
 932 #endif
 933
 934 static int __devinit do_boot_cpu(int apicid, int cpu)
 935 /*
 936  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
 937  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
 938  * Returns zero if CPU booted OK, else error code from wakeup_secondary_cpu.
 939  */
 940 {
 941         struct task_struct *idle;
 942         unsigned long boot_error;
 943         int timeout;
 944         unsigned long start_eip;
 945         unsigned short nmi_high = 0, nmi_low = 0;
 946
 947         /*
 948          * We can't use kernel_thread since we must avoid to
 949          * reschedule the child.
 950          */
 951         idle = alloc_idle_task(cpu);
 952         if (IS_ERR(idle))
 953                 panic("failed fork for CPU %d", cpu);
 954
 955         /* Pre-allocate and initialize the CPU's GDT and PDA so it
 956            doesn't have to do any memory allocation during the
 957            delicate CPU-bringup phase. */
 958         if (!init_gdt(cpu, idle)) {
 959                 printk(KERN_INFO "Couldn't allocate GDT/PDA for CPU %d\n", cpu);
 960                 return -1;      /* ? */
 961         }
 962
 963         idle->thread.eip = (unsigned long) start_secondary;
 964         /* start_eip had better be page-aligned! */
 965         start_eip = setup_trampoline();
 966
 967         ++cpucount;
 968         alternatives_smp_switch(1);
 969
 970         /* So we see what's up   */
 971         printk("Booting processor %d/%d eip %lx\n", cpu, apicid, start_eip);
 972         /* Stack for startup_32 can be just as for start_secondary onwards */
 973         stack_start.esp = (void *) idle->thread.esp;
 974
 975         start_pda = cpu_pda(cpu);
 976         cpu_gdt_descr = per_cpu(cpu_gdt_descr, cpu);
 977
 978         irq_ctx_init(cpu);
 979
 980         x86_cpu_to_apicid[cpu] = apicid;
 981         /*
 982          * This grunge runs the startup process for
 983          * the targeted processor.
 984          */
 985
 986         atomic_set(&init_deasserted, 0);
 987
 988         Dprintk("Setting warm reset code and vector.\n");
 989
 990         store_NMI_vector(&nmi_high, &nmi_low);
 991
 992         smpboot_setup_warm_reset_vector(start_eip);
 993
 994         /*
 995          * Starting actual IPI sequence...
 996          */
 997         boot_error = wakeup_secondary_cpu(apicid, start_eip);
 998
 999         if (!boot_error) {
1000                 /*
1001                  * allow APs to start initializing.
1002                  */
1003                 Dprintk("Before Callout %d.\n", cpu);
1004                 cpu_set(cpu, cpu_callout_map);
1005                 Dprintk("After Callout %d.\n", cpu);
1006
1007                 /*
1008                  * Wait 5s total for a response
1009                  */
1010                 for (timeout = 0; timeout < 50000; timeout++) {
1011                         if (cpu_isset(cpu, cpu_callin_map))
1012                                 break;  /* It has booted */
1013                         udelay(100);
1014                 }
1015
1016                 if (cpu_isset(cpu, cpu_callin_map)) {
1017                         /* number CPUs logically, starting from 1 (BSP is 0) */
1018                         Dprintk("OK.\n");
1019                         printk("CPU%d: ", cpu);
1020                         print_cpu_info(&cpu_data[cpu]);
1021                         Dprintk("CPU has booted.\n");
1022                 } else {
1023                         boot_error= 1;
1024                         if (*((volatile unsigned char *)trampoline_base)
1025                                         == 0xA5)
1026                                 /* trampoline started but...? */
1027                                 printk("Stuck ??\n");
1028                         else
1029                                 /* trampoline code not run */
1030                                 printk("Not responding.\n");
1031                         inquire_remote_apic(apicid);
1032                 }
1033         }
1034
1035         if (boot_error) {
1036                 /* Try to put things back the way they were before ... */
1037                 unmap_cpu_to_logical_apicid(cpu);
1038                 cpu_clear(cpu, cpu_callout_map); /* was set here (do_boot_cpu()) */
1039                 cpu_clear(cpu, cpu_initialized); /* was set by cpu_init() */
1040                 cpucount--;
1041         } else {
1042                 x86_cpu_to_apicid[cpu] = apicid;
1043                 cpu_set(cpu, cpu_present_map);
1044         }
1045
1046         /* mark "stuck" area as not stuck */
1047         *((volatile unsigned long *)trampoline_base) = 0;
1048
1049         return boot_error;
1050 }
1051
1052 #ifdef CONFIG_HOTPLUG_CPU
1053 void cpu_exit_clear(void)
1054 {
1055         int cpu = raw_smp_processor_id();
1056
1057         idle_task_exit();
1058
1059         cpucount --;
1060         cpu_uninit();
1061         irq_ctx_exit(cpu);
1062
1063         cpu_clear(cpu, cpu_callout_map);
1064         cpu_clear(cpu, cpu_callin_map);
1065
1066         cpu_clear(cpu, smp_commenced_mask);
1067         unmap_cpu_to_logical_apicid(cpu);
1068 }
1069
1070 struct warm_boot_cpu_info {
1071         struct completion *complete;
1072         struct work_struct task;
1073         int apicid;
1074         int cpu;
1075 };
1076
1077 static void __cpuinit do_warm_boot_cpu(struct work_struct *work)
1078 {
1079         struct warm_boot_cpu_info *info =
1080                 container_of(work, struct warm_boot_cpu_info, task);
1081         do_boot_cpu(info->apicid, info->cpu);
1082         complete(info->complete);
1083 }
1084
1085 static int __cpuinit __smp_prepare_cpu(int cpu)
1086 {
1087         DECLARE_COMPLETION_ONSTACK(done);
1088         struct warm_boot_cpu_info info;
1089         int     apicid, ret;
1090         struct Xgt_desc_struct *cpu_gdt_descr = &per_cpu(cpu_gdt_descr, cpu);
1091
1092         apicid = x86_cpu_to_apicid[cpu];
1093         if (apicid == BAD_APICID) {
1094                 ret = -ENODEV;
1095                 goto exit;
1096         }
1097
1098         /*
1099          * the CPU isn't initialized at boot time, allocate gdt table here.
1100          * cpu_init will initialize it
1101          */
1102         if (!cpu_gdt_descr->address) {
1103                 cpu_gdt_descr->address = get_zeroed_page(GFP_KERNEL);
1104                 if (!cpu_gdt_descr->address)
1105                         printk(KERN_CRIT "CPU%d failed to allocate GDT\n", cpu);
1106                         ret = -ENOMEM;
1107                         goto exit;
1108         }
1109
1110         info.complete = &done;
1111         info.apicid = apicid;
1112         info.cpu = cpu;
1113         INIT_WORK(&info.task, do_warm_boot_cpu);
1114
1115         tsc_sync_disabled = 1;
1116
1117         /* init low mem mapping */
1118         clone_pgd_range(swapper_pg_dir, swapper_pg_dir + USER_PGD_PTRS,
1119                         min_t(unsigned long, KERNEL_PGD_PTRS, USER_PGD_PTRS));
1120         flush_tlb_all();
1121         schedule_work(&info.task);
1122         wait_for_completion(&done);
1123
1124         tsc_sync_disabled = 0;
1125         zap_low_mappings();
1126         ret = 0;
1127 exit:
1128         return ret;
1129 }
1130 #endif
1131
1132 static void smp_tune_scheduling(void)
1133 {
1134         unsigned long cachesize;       /* kB   */
1135
1136         if (cpu_khz) {
1137                 cachesize = boot_cpu_data.x86_cache_size;
1138
1139                 if (cachesize > 0)
1140                         max_cache_size = cachesize * 1024;
1141         }
1142 }
1143
1144 /*
1145  * Cycle through the processors sending APIC IPIs to boot each.
1146  */
1147
1148 static int boot_cpu_logical_apicid;
1149 /* Where the IO area was mapped on multiquad, always 0 otherwise */
1150 void *xquad_portio;
1151 #ifdef CONFIG_X86_NUMAQ
1152 EXPORT_SYMBOL(xquad_portio);
1153 #endif
1154
1155 static void __init smp_boot_cpus(unsigned int max_cpus)
1156 {
1157         int apicid, cpu, bit, kicked;
1158         unsigned long bogosum = 0;
1159
1160         /*
1161          * Setup boot CPU information
1162          */
1163         smp_store_cpu_info(0); /* Final full version of the data */
1164         printk("CPU%d: ", 0);
1165         print_cpu_info(&cpu_data[0]);
1166
1167         boot_cpu_physical_apicid = GET_APIC_ID(apic_read(APIC_ID));
1168         boot_cpu_logical_apicid = logical_smp_processor_id();
1169         x86_cpu_to_apicid[0] = boot_cpu_physical_apicid;
1170
1171         current_thread_info()->cpu = 0;
1172         smp_tune_scheduling();
1173
1174         set_cpu_sibling_map(0);
1175
1176         /*
1177          * If we couldn't find an SMP configuration at boot time,
1178          * get out of here now!
1179          */
1180         if (!smp_found_config && !acpi_lapic) {
1181                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
1182                 smpboot_clear_io_apic_irqs();
1183                 phys_cpu_present_map = physid_mask_of_physid(0);
1184                 if (APIC_init_uniprocessor())
1185                         printk(KERN_NOTICE "Local APIC not detected."
1186                                            " Using dummy APIC emulation.\n");
1187                 map_cpu_to_logical_apicid();
1188                 cpu_set(0, cpu_sibling_map[0]);
1189                 cpu_set(0, cpu_core_map[0]);
1190                 return;
1191         }
1192
1193         /*
1194          * Should not be necessary because the MP table should list the boot
1195          * CPU too, but we do it for the sake of robustness anyway.
1196          * Makes no sense to do this check in clustered apic mode, so skip it
1197          */
1198         if (!check_phys_apicid_present(boot_cpu_physical_apicid)) {
1199                 printk("weird, boot CPU (#%d) not listed by the BIOS.\n",
1200                                 boot_cpu_physical_apicid);
1201                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1202         }
1203
1204         /*
1205          * If we couldn't find a local APIC, then get out of here now!
1206          */
1207         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) && !cpu_has_apic) {
1208                 printk(KERN_ERR "BIOS bug, local APIC #%d not detected!...\n",
1209                         boot_cpu_physical_apicid);
1210                 printk(KERN_ERR "... forcing use of dummy APIC emulation. (tell your hw vendor)\n");
1211                 smpboot_clear_io_apic_irqs();
1212                 phys_cpu_present_map = physid_mask_of_physid(0);
1213                 cpu_set(0, cpu_sibling_map[0]);
1214                 cpu_set(0, cpu_core_map[0]);
1215                 return;
1216         }
1217
1218         verify_local_APIC();
1219
1220         /*
1221          * If SMP should be disabled, then really disable it!
1222          */
1223         if (!max_cpus) {
1224                 smp_found_config = 0;
1225                 printk(KERN_INFO "SMP mode deactivated, forcing use of dummy APIC emulation.\n");
1226                 smpboot_clear_io_apic_irqs();
1227                 phys_cpu_present_map = physid_mask_of_physid(0);
1228                 cpu_set(0, cpu_sibling_map[0]);
1229                 cpu_set(0, cpu_core_map[0]);
1230                 return;
1231         }
1232
1233         connect_bsp_APIC();
1234         setup_local_APIC();
1235         map_cpu_to_logical_apicid();
1236
1237
1238         setup_portio_remap();
1239
1240         /*
1241          * Scan the CPU present map and fire up the other CPUs via do_boot_cpu
1242          *
1243          * In clustered apic mode, phys_cpu_present_map is a constructed thus:
1244          * bits 0-3 are quad0, 4-7 are quad1, etc. A perverse twist on the
1245          * clustered apic ID.
1246          */
1247         Dprintk("CPU present map: %lx\n", physids_coerce(phys_cpu_present_map));
1248
1249         kicked = 1;
1250         for (bit = 0; kicked < NR_CPUS && bit < MAX_APICS; bit++) {
1251                 apicid = cpu_present_to_apicid(bit);
1252                 /*
1253                  * Don't even attempt to start the boot CPU!
1254                  */
1255                 if ((apicid == boot_cpu_apicid) || (apicid == BAD_APICID))
1256                         continue;
1257
1258                 if (!check_apicid_present(bit))
1259                         continue;
1260                 if (max_cpus <= cpucount+1)
1261                         continue;
1262
1263                 if (((cpu = alloc_cpu_id()) <= 0) || do_boot_cpu(apicid, cpu))
1264                         printk("CPU #%d not responding - cannot use it.\n",
1265                                                                 apicid);
1266                 else
1267                         ++kicked;
1268         }
1269
1270         /*
1271          * Cleanup possible dangling ends...
1272          */
1273         smpboot_restore_warm_reset_vector();
1274
1275         /*
1276          * Allow the user to impress friends.
1277          */
1278         Dprintk("Before bogomips.\n");
1279         for (cpu = 0; cpu < NR_CPUS; cpu++)
1280                 if (cpu_isset(cpu, cpu_callout_map))
1281                         bogosum += cpu_data[cpu].loops_per_jiffy;
1282         printk(KERN_INFO
1283                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
1284                 cpucount+1,
1285                 bogosum/(500000/HZ),
1286                 (bogosum/(5000/HZ))%100);
1287
1288         Dprintk("Before bogocount - setting activated=1.\n");
1289
1290         if (smp_b_stepping)
1291                 printk(KERN_WARNING "WARNING: SMP operation may be unreliable with B stepping processors.\n");
1292
1293         /*
1294          * Don't taint if we are running SMP kernel on a single non-MP
1295          * approved Athlon
1296          */
1297         if (tainted & TAINT_UNSAFE_SMP) {
1298                 if (cpucount)
1299                         printk (KERN_INFO "WARNING: This combination of AMD processors is not suitable for SMP.\n");
1300                 else
1301                         tainted &= ~TAINT_UNSAFE_SMP;
1302         }
1303
1304         Dprintk("Boot done.\n");
1305
1306         /*
1307          * construct cpu_sibling_map[], so that we can tell sibling CPUs
1308          * efficiently.
1309          */
1310         for (cpu = 0; cpu < NR_CPUS; cpu++) {
1311                 cpus_clear(cpu_sibling_map[cpu]);
1312                 cpus_clear(cpu_core_map[cpu]);
1313         }
1314
1315         cpu_set(0, cpu_sibling_map[0]);
1316         cpu_set(0, cpu_core_map[0]);
1317
1318         smpboot_setup_io_apic();
1319
1320         setup_boot_APIC_clock();
1321
1322         /*
1323          * Synchronize the TSC with the AP
1324          */
1325         if (cpu_has_tsc && cpucount && cpu_khz)
1326                 synchronize_tsc_bp();
1327 }
1328
1329 /* These are wrappers to interface to the new boot process.  Someone
1330    who understands all this stuff should rewrite it properly. --RR 15/Jul/02 */
1331 void __init smp_prepare_cpus(unsigned int max_cpus)
1332 {
1333         smp_commenced_mask = cpumask_of_cpu(0);
1334         cpu_callin_map = cpumask_of_cpu(0);
1335         mb();
1336         smp_boot_cpus(max_cpus);
1337 }
1338
1339 void __devinit smp_prepare_boot_cpu(void)
1340 {
1341         cpu_set(smp_processor_id(), cpu_online_map);
1342         cpu_set(smp_processor_id(), cpu_callout_map);
1343         cpu_set(smp_processor_id(), cpu_present_map);
1344         cpu_set(smp_processor_id(), cpu_possible_map);
1345         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
1346 }
1347
1348 #ifdef CONFIG_HOTPLUG_CPU
1349 static void
1350 remove_siblinginfo(int cpu)
1351 {
1352         int sibling;
1353         struct cpuinfo_x86 *c = cpu_data;
1354
1355         for_each_cpu_mask(sibling, cpu_core_map[cpu]) {
1356                 cpu_clear(cpu, cpu_core_map[sibling]);
1357                 /*
1358                  * last thread sibling in this cpu core going down
1359                  */
1360                 if (cpus_weight(cpu_sibling_map[cpu]) == 1)
1361                         c[sibling].booted_cores--;
1362         }
1363
1364         for_each_cpu_mask(sibling, cpu_sibling_map[cpu])
1365                 cpu_clear(cpu, cpu_sibling_map[sibling]);
1366         cpus_clear(cpu_sibling_map[cpu]);
1367         cpus_clear(cpu_core_map[cpu]);
1368         c[cpu].phys_proc_id = 0;
1369         c[cpu].cpu_core_id = 0;
1370         cpu_clear(cpu, cpu_sibling_setup_map);
1371 }
1372
1373 int __cpu_disable(void)
1374 {
1375         cpumask_t map = cpu_online_map;
1376         int cpu = smp_processor_id();
1377
1378         /*
1379          * Perhaps use cpufreq to drop frequency, but that could go
1380          * into generic code.
1381          *
1382          * We won't take down the boot processor on i386 due to some
1383          * interrupts only being able to be serviced by the BSP.
1384          * Especially so if we're not using an IOAPIC   -zwane
1385          */
1386         if (cpu == 0)
1387                 return -EBUSY;
1388         if (nmi_watchdog == NMI_LOCAL_APIC)
1389                 stop_apic_nmi_watchdog(NULL);
1390         clear_local_APIC();
1391         /* Allow any queued timer interrupts to get serviced */
1392         local_irq_enable();
1393         mdelay(1);
1394         local_irq_disable();
1395
1396         remove_siblinginfo(cpu);
1397
1398         cpu_clear(cpu, map);
1399         fixup_irqs(map);
1400         /* It's now safe to remove this processor from the online map */
1401         cpu_clear(cpu, cpu_online_map);
1402         return 0;
1403 }
1404
1405 void __cpu_die(unsigned int cpu)
1406 {
1407         /* We don't do anything here: idle task is faking death itself. */
1408         unsigned int i;
1409
1410         for (i = 0; i < 10; i++) {
1411                 /* They ack this in play_dead by setting CPU_DEAD */
1412                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1413                         printk ("CPU %d is now offline\n", cpu);
1414                         if (1 == num_online_cpus())
1415                                 alternatives_smp_switch(0);
1416                         return;
1417                 }
1418                 msleep(100);
1419         }
1420         printk(KERN_ERR "CPU %u didn't die...\n", cpu);
1421 }
1422 #else /* ... !CONFIG_HOTPLUG_CPU */
1423 int __cpu_disable(void)
1424 {
1425         return -ENOSYS;
1426 }
1427
1428 void __cpu_die(unsigned int cpu)
1429 {
1430         /* We said "no" in __cpu_disable */
1431         BUG();
1432 }
1433 #endif /* CONFIG_HOTPLUG_CPU */
1434
1435 int __devinit __cpu_up(unsigned int cpu)
1436 {
1437 #ifdef CONFIG_HOTPLUG_CPU
1438         int ret=0;
1439
1440         /*
1441          * We do warm boot only on cpus that had booted earlier
1442          * Otherwise cold boot is all handled from smp_boot_cpus().
1443          * cpu_callin_map is set during AP kickstart process. Its reset
1444          * when a cpu is taken offline from cpu_exit_clear().
1445          */
1446         if (!cpu_isset(cpu, cpu_callin_map))
1447                 ret = __smp_prepare_cpu(cpu);
1448
1449         if (ret)
1450                 return -EIO;
1451 #endif
1452
1453         /* In case one didn't come up */
1454         if (!cpu_isset(cpu, cpu_callin_map)) {
1455                 printk(KERN_DEBUG "skipping cpu%d, didn't come online\n", cpu);
1456                 local_irq_enable();
1457                 return -EIO;
1458         }
1459
1460         local_irq_enable();
1461         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
1462         /* Unleash the CPU! */
1463         cpu_set(cpu, smp_commenced_mask);
1464         while (!cpu_isset(cpu, cpu_online_map))
1465                 cpu_relax();
1466
1467 #ifdef CONFIG_X86_GENERICARCH
1468         if (num_online_cpus() > 8 && genapic == &apic_default)
1469                 panic("Default flat APIC routing can't be used with > 8 cpus\n");
1470 #endif
1471
1472         return 0;
1473 }
1474
1475 void __init smp_cpus_done(unsigned int max_cpus)
1476 {
1477 #ifdef CONFIG_X86_IO_APIC
1478         setup_ioapic_dest();
1479 #endif
1480         zap_low_mappings();
1481 #ifndef CONFIG_HOTPLUG_CPU
1482         /*
1483          * Disable executability of the SMP trampoline:
1484          */
1485         set_kernel_exec((unsigned long)trampoline_base, trampoline_exec);
1486 #endif
1487 }
1488
1489 void __init smp_intr_init(void)
1490 {
1491         /*
1492          * IRQ0 must be given a fixed assignment and initialized,
1493          * because it's used before the IO-APIC is set up.
1494          */
1495         set_intr_gate(FIRST_DEVICE_VECTOR, interrupt[0]);
1496
1497         /*
1498          * The reschedule interrupt is a CPU-to-CPU reschedule-helper
1499          * IPI, driven by wakeup.
1500          */
1501         set_intr_gate(RESCHEDULE_VECTOR, reschedule_interrupt);
1502
1503         /* IPI for invalidation */
1504         set_intr_gate(INVALIDATE_TLB_VECTOR, invalidate_interrupt);
1505
1506         /* IPI for generic function call */
1507         set_intr_gate(CALL_FUNCTION_VECTOR, call_function_interrupt);
1508 }
1509
1510 /*
1511  * If the BIOS enumerates physical processors before logical,
1512  * maxcpus=N at enumeration-time can be used to disable HT.
1513  */
1514 static int __init parse_maxcpus(char *arg)
1515 {
1516         extern unsigned int maxcpus;
1517
1518         maxcpus = simple_strtoul(arg, NULL, 0);
1519         return 0;
1520 }
1521 early_param("maxcpus", parse_maxcpus);