arch/arm/mach-imx/cpufreq.c

   1 /*
   2  * cpu.c: clock scaling for the iMX
   3  *
   4  * Copyright (C) 2000 2001, The Delft University of Technology
   5  * Copyright (c) 2004 Sascha Hauer <sascha@saschahauer.de>
   6  * Copyright (C) 2006 Inky Lung <ilung@cwlinux.com>
   7  * Copyright (C) 2006 Pavel Pisa, PiKRON <ppisa@pikron.com>
   8  *
   9  * Based on SA1100 version written by:
  10  * - Johan Pouwelse (J.A.Pouwelse@its.tudelft.nl): initial version
  11  * - Erik Mouw (J.A.K.Mouw@its.tudelft.nl):
  12  *
  13  * This program is free software; you can redistribute it and/or modify
  14  * it under the terms of the GNU General Public License as published by
  15  * the Free Software Foundation; either version 2 of the License, or
  16  * (at your option) any later version.
  17  *
  18  * This program is distributed in the hope that it will be useful,
  19  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  20  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  21  * GNU General Public License for more details.
  22  *
  23  * You should have received a copy of the GNU General Public License
  24  * along with this program; if not, write to the Free Software
  25  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
  26  *
  27  */
  28
  29 /*#define DEBUG*/
  30
  31 #include <linux/kernel.h>
  32 #include <linux/types.h>
  33 #include <linux/init.h>
  34 #include <linux/cpufreq.h>
  35 #include <asm/system.h>
  36
  37 #include <asm/hardware.h>
  38
  39 #include "generic.h"
  40
  41 #ifndef __val2mfld
  42 #define __val2mfld(mask,val) (((mask)&~((mask)<<1))*(val)&(mask))
  43 #endif
  44 #ifndef __mfld2val
  45 #define __mfld2val(mask,val) (((val)&(mask))/((mask)&~((mask)<<1)))
  46 #endif
  47
  48 #define CR_920T_CLOCK_MODE      0xC0000000
  49 #define CR_920T_FASTBUS_MODE    0x00000000
  50 #define CR_920T_ASYNC_MODE      0xC0000000
  51
  52 static u32 mpctl0_at_boot;
  53
  54 static void imx_set_async_mode(void)
  55 {
  56         adjust_cr(CR_920T_CLOCK_MODE, CR_920T_ASYNC_MODE);
  57 }
  58
  59 static void imx_set_fastbus_mode(void)
  60 {
  61         adjust_cr(CR_920T_CLOCK_MODE, CR_920T_FASTBUS_MODE);
  62 }
  63
  64 static void imx_set_mpctl0(u32 mpctl0)
  65 {
  66         unsigned long flags;
  67
  68         if (mpctl0 == 0) {
  69                 local_irq_save(flags);
  70                 CSCR &= ~CSCR_MPEN;
  71                 local_irq_restore(flags);
  72                 return;
  73         }
  74
  75         local_irq_save(flags);
  76         MPCTL0 = mpctl0;
  77         CSCR |= CSCR_MPEN;
  78         local_irq_restore(flags);
  79 }
  80
  81 /**
  82  * imx_compute_mpctl - compute new PLL parameters
  83  * @new_mpctl:  pointer to location assigned by new PLL control register value
  84  * @cur_mpctl:  current PLL control register parameters
  85  * @freq:       required frequency in Hz
  86  * @relation:   is one of %CPUFREQ_RELATION_L (supremum)
  87  *              and %CPUFREQ_RELATION_H (infimum)
  88  */
  89 long imx_compute_mpctl(u32 *new_mpctl, u32 cur_mpctl, unsigned long freq, int relation)
  90 {
  91         u32 f_ref = (CSCR & CSCR_SYSTEM_SEL) ? 16000000 : (CLK32 * 512);
  92         u32 mfi;
  93         u32 mfn;
  94         u32 mfd;
  95         u32 pd;
  96         unsigned long long ll;
  97         long l;
  98         long quot;
  99
 100         /* Fdppl=2*Fref*(MFI+MFN/(MFD+1))/(PD+1) */
 101         /*  PD=<0,15>, MFD=<1,1023>, MFI=<5,15> MFN=<0,1022> */
 102
 103         if (cur_mpctl) {
 104                 mfd = ((cur_mpctl >> 16) & 0x3ff) + 1;
 105                 pd =  ((cur_mpctl >> 26) & 0xf) + 1;
 106         } else {
 107                 pd=2; mfd=313;
 108         }
 109
 110         /* pd=2; mfd=313; mfi=8; mfn=183; */
 111         /* (MFI+MFN/(MFD)) = Fdppl / (2*Fref) * (PD); */
 112
 113         quot = (f_ref + (1 << 9)) >> 10;
 114         l = (freq * pd + quot) / (2 * quot);
 115         mfi = l >> 10;
 116         mfn = ((l & ((1 << 10) - 1)) * mfd + (1 << 9)) >> 10;
 117
 118         mfd -= 1;
 119         pd -= 1;
 120
 121         *new_mpctl = ((mfi & 0xf) << 10) | (mfn & 0x3ff) | ((mfd & 0x3ff) << 16)
 122                 | ((pd & 0xf) << 26);
 123
 124         ll = 2 * (unsigned long long)f_ref * ( (mfi<<16) + (mfn<<16) / (mfd+1) );
 125         quot = (pd+1) * (1<<16);
 126         ll += quot / 2;
 127         do_div(ll, quot);
 128         freq = ll;
 129
 130         pr_debug(KERN_DEBUG "imx: new PLL parameters pd=%d mfd=%d mfi=%d mfn=%d, freq=%ld\n",
 131                 pd, mfd, mfi, mfn, freq);
 132
 133         return freq;
 134 }
 135
 136
 137 static int imx_verify_speed(struct cpufreq_policy *policy)
 138 {
 139         if (policy->cpu != 0)
 140                 return -EINVAL;
 141
 142         cpufreq_verify_within_limits(policy, policy->cpuinfo.min_freq, policy->cpuinfo.max_freq);
 143
 144         return 0;
 145 }
 146
 147 static unsigned int imx_get_speed(unsigned int cpu)
 148 {
 149         unsigned int freq;
 150         unsigned int cr;
 151         unsigned int cscr;
 152         unsigned int bclk_div;
 153
 154         if (cpu)
 155                 return 0;
 156
 157         cscr = CSCR;
 158         bclk_div = __mfld2val(CSCR_BCLK_DIV, cscr) + 1;
 159         cr = get_cr();
 160
 161         if((cr & CR_920T_CLOCK_MODE) == CR_920T_FASTBUS_MODE) {
 162                 freq = imx_get_system_clk();
 163                 freq = (freq + bclk_div/2) / bclk_div;
 164         } else {
 165                 freq = imx_get_mcu_clk();
 166                 if (cscr & CSCR_MPU_PRESC)
 167                         freq /= 2;
 168         }
 169
 170         freq = (freq + 500) / 1000;
 171
 172         return freq;
 173 }
 174
 175 static int imx_set_target(struct cpufreq_policy *policy,
 176                           unsigned int target_freq,
 177                           unsigned int relation)
 178 {
 179         struct cpufreq_freqs freqs;
 180         u32 mpctl0 = 0;
 181         u32 cscr;
 182         unsigned long flags;
 183         long freq;
 184         long sysclk;
 185         unsigned int bclk_div = 1;
 186
 187         /*
 188          * Some governors do not respects CPU and policy lower limits
 189          * which leads to bad things (division by zero etc), ensure
 190          * that such things do not happen.
 191          */
 192         if(target_freq < policy->cpuinfo.min_freq)
 193                 target_freq = policy->cpuinfo.min_freq;
 194
 195         if(target_freq < policy->min)
 196                 target_freq = policy->min;
 197
 198         freq = target_freq * 1000;
 199
 200         pr_debug(KERN_DEBUG "imx: requested frequency %ld Hz, mpctl0 at boot 0x%08x\n",
 201                         freq, mpctl0_at_boot);
 202
 203         sysclk = imx_get_system_clk();
 204
 205         if (freq > sysclk + 1000000) {
 206                 freq = imx_compute_mpctl(&mpctl0, mpctl0_at_boot, freq, relation);
 207                 if (freq < 0) {
 208                         printk(KERN_WARNING "imx: target frequency %ld Hz cannot be set\n", freq);
 209                         return -EINVAL;
 210                 }
 211         } else {
 212                 if(freq + 1000 < sysclk) {
 213                         if (relation == CPUFREQ_RELATION_L)
 214                                 bclk_div = (sysclk - 1000) / freq;
 215                         else
 216                                 bclk_div = (sysclk + freq + 1000) / freq;
 217
 218                         if(bclk_div > 16)
 219                                 bclk_div = 16;
 220                 }
 221                 freq = (sysclk + bclk_div / 2) / bclk_div;
 222         }
 223
 224         freqs.old = imx_get_speed(0);
 225         freqs.new = (freq + 500) / 1000;
 226         freqs.cpu = 0;
 227         freqs.flags = 0;
 228
 229         cpufreq_notify_transition(&freqs, CPUFREQ_PRECHANGE);
 230
 231         local_irq_save(flags);
 232
 233         imx_set_fastbus_mode();
 234
 235         imx_set_mpctl0(mpctl0);
 236
 237         cscr = CSCR;
 238         cscr &= ~CSCR_BCLK_DIV;
 239         cscr |= __val2mfld(CSCR_BCLK_DIV, bclk_div - 1);
 240         CSCR = cscr;
 241
 242         if(mpctl0) {
 243                 CSCR |= CSCR_MPLL_RESTART;
 244
 245                 /* Wait until MPLL is stablized */
 246                 while( CSCR & CSCR_MPLL_RESTART );
 247
 248                 imx_set_async_mode();
 249         }
 250
 251         local_irq_restore(flags);
 252
 253         cpufreq_notify_transition(&freqs, CPUFREQ_POSTCHANGE);
 254
 255         pr_debug(KERN_INFO "imx: set frequency %ld Hz, running from %s\n",
 256                         freq, mpctl0? "MPLL": "SPLL");
 257
 258         return 0;
 259 }
 260
 261 static int __init imx_cpufreq_driver_init(struct cpufreq_policy *policy)
 262 {
 263         printk(KERN_INFO "i.MX cpu freq change driver v1.0\n");
 264
 265         if (policy->cpu != 0)
 266                 return -EINVAL;
 267
 268         policy->cur = policy->min = policy->max = imx_get_speed(0);
 269         policy->governor = CPUFREQ_DEFAULT_GOVERNOR;
 270         policy->cpuinfo.min_freq = 8000;
 271         policy->cpuinfo.max_freq = 200000;
 272          /* Manual states, that PLL stabilizes in two CLK32 periods */
 273         policy->cpuinfo.transition_latency = 4 * 1000000000LL / CLK32;
 274         return 0;
 275 }
 276
 277 static struct cpufreq_driver imx_driver = {
 278         .flags          = CPUFREQ_STICKY,
 279         .verify         = imx_verify_speed,
 280         .target         = imx_set_target,
 281         .get            = imx_get_speed,
 282         .init           = imx_cpufreq_driver_init,
 283         .name           = "imx",
 284 };
 285
 286 static int __init imx_cpufreq_init(void)
 287 {
 288
 289         mpctl0_at_boot = 0;
 290
 291         if((CSCR & CSCR_MPEN) &&
 292            ((get_cr() & CR_920T_CLOCK_MODE) != CR_920T_FASTBUS_MODE))
 293                 mpctl0_at_boot = MPCTL0;
 294
 295         return cpufreq_register_driver(&imx_driver);
 296 }
 297
 298 arch_initcall(imx_cpufreq_init);
 299