drivers/net/dsa/mv88e6131.c

   1 /*
   2  * net/dsa/mv88e6131.c - Marvell 88e6095/6095f/6131 switch chip support
   3  * Copyright (c) 2008-2009 Marvell Semiconductor
   4  *
   5  * This program is free software; you can redistribute it and/or modify
   6  * it under the terms of the GNU General Public License as published by
   7  * the Free Software Foundation; either version 2 of the License, or
   8  * (at your option) any later version.
   9  */
  10
  11 #include <linux/delay.h>
  12 #include <linux/jiffies.h>
  13 #include <linux/list.h>
  14 #include <linux/module.h>
  15 #include <linux/netdevice.h>
  16 #include <linux/phy.h>
  17 #include <net/dsa.h>
  18 #include "mv88e6xxx.h"
  19
  20 static char *mv88e6131_probe(struct device *host_dev, int sw_addr)
  21 {
  22         struct mii_bus *bus = dsa_host_dev_to_mii_bus(host_dev);
  23         int ret;
  24
  25         if (bus == NULL)
  26                 return NULL;
  27
  28         ret = __mv88e6xxx_reg_read(bus, sw_addr, REG_PORT(0), 0x03);
  29         if (ret >= 0) {
  30                 int ret_masked = ret & 0xfff0;
  31
  32                 if (ret_masked == ID_6085)
  33                         return "Marvell 88E6085";
  34                 if (ret_masked == ID_6095)
  35                         return "Marvell 88E6095/88E6095F";
  36                 if (ret == ID_6131_B2)
  37                         return "Marvell 88E6131 (B2)";
  38                 if (ret_masked == ID_6131)
  39                         return "Marvell 88E6131";
  40         }
  41
  42         return NULL;
  43 }
  44
  45 static int mv88e6131_switch_reset(struct dsa_switch *ds)
  46 {
  47         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
  48         int i;
  49         int ret;
  50         unsigned long timeout;
  51
  52         /* Set all ports to the disabled state. */
  53         for (i = 0; i < ps->num_ports; i++) {
  54                 ret = REG_READ(REG_PORT(i), 0x04);
  55                 REG_WRITE(REG_PORT(i), 0x04, ret & 0xfffc);
  56         }
  57
  58         /* Wait for transmit queues to drain. */
  59         usleep_range(2000, 4000);
  60
  61         /* Reset the switch. */
  62         REG_WRITE(REG_GLOBAL, 0x04, 0xc400);
  63
  64         /* Wait up to one second for reset to complete. */
  65         timeout = jiffies + 1 * HZ;
  66         while (time_before(jiffies, timeout)) {
  67                 ret = REG_READ(REG_GLOBAL, 0x00);
  68                 if ((ret & 0xc800) == 0xc800)
  69                         break;
  70
  71                 usleep_range(1000, 2000);
  72         }
  73         if (time_after(jiffies, timeout))
  74                 return -ETIMEDOUT;
  75
  76         return 0;
  77 }
  78
  79 static int mv88e6131_setup_global(struct dsa_switch *ds)
  80 {
  81         int ret;
  82         int i;
  83
  84         /* Enable the PHY polling unit, don't discard packets with
  85          * excessive collisions, use a weighted fair queueing scheme
  86          * to arbitrate between packet queues, set the maximum frame
  87          * size to 1632, and mask all interrupt sources.
  88          */
  89         REG_WRITE(REG_GLOBAL, 0x04, 0x4400);
  90
  91         /* Set the default address aging time to 5 minutes, and
  92          * enable address learn messages to be sent to all message
  93          * ports.
  94          */
  95         REG_WRITE(REG_GLOBAL, 0x0a, 0x0148);
  96
  97         /* Configure the priority mapping registers. */
  98         ret = mv88e6xxx_config_prio(ds);
  99         if (ret < 0)
 100                 return ret;
 101
 102         /* Set the VLAN ethertype to 0x8100. */
 103         REG_WRITE(REG_GLOBAL, 0x19, 0x8100);
 104
 105         /* Disable ARP mirroring, and configure the upstream port as
 106          * the port to which ingress and egress monitor frames are to
 107          * be sent.
 108          */
 109         REG_WRITE(REG_GLOBAL, 0x1a, (dsa_upstream_port(ds) * 0x1100) | 0x00f0);
 110
 111         /* Disable cascade port functionality unless this device
 112          * is used in a cascade configuration, and set the switch's
 113          * DSA device number.
 114          */
 115         if (ds->dst->pd->nr_chips > 1)
 116                 REG_WRITE(REG_GLOBAL, 0x1c, 0xf000 | (ds->index & 0x1f));
 117         else
 118                 REG_WRITE(REG_GLOBAL, 0x1c, 0xe000 | (ds->index & 0x1f));
 119
 120         /* Send all frames with destination addresses matching
 121          * 01:80:c2:00:00:0x to the CPU port.
 122          */
 123         REG_WRITE(REG_GLOBAL2, 0x03, 0xffff);
 124
 125         /* Ignore removed tag data on doubly tagged packets, disable
 126          * flow control messages, force flow control priority to the
 127          * highest, and send all special multicast frames to the CPU
 128          * port at the highest priority.
 129          */
 130         REG_WRITE(REG_GLOBAL2, 0x05, 0x00ff);
 131
 132         /* Program the DSA routing table. */
 133         for (i = 0; i < 32; i++) {
 134                 int nexthop;
 135
 136                 nexthop = 0x1f;
 137                 if (ds->pd->rtable &&
 138                     i != ds->index && i < ds->dst->pd->nr_chips)
 139                         nexthop = ds->pd->rtable[i] & 0x1f;
 140
 141                 REG_WRITE(REG_GLOBAL2, 0x06, 0x8000 | (i << 8) | nexthop);
 142         }
 143
 144         /* Clear all trunk masks. */
 145         for (i = 0; i < 8; i++)
 146                 REG_WRITE(REG_GLOBAL2, 0x07, 0x8000 | (i << 12) | 0x7ff);
 147
 148         /* Clear all trunk mappings. */
 149         for (i = 0; i < 16; i++)
 150                 REG_WRITE(REG_GLOBAL2, 0x08, 0x8000 | (i << 11));
 151
 152         /* Force the priority of IGMP/MLD snoop frames and ARP frames
 153          * to the highest setting.
 154          */
 155         REG_WRITE(REG_GLOBAL2, 0x0f, 0x00ff);
 156
 157         return 0;
 158 }
 159
 160 static int mv88e6131_setup_port(struct dsa_switch *ds, int p)
 161 {
 162         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 163         int addr = REG_PORT(p);
 164         u16 val;
 165
 166         /* MAC Forcing register: don't force link, speed, duplex
 167          * or flow control state to any particular values on physical
 168          * ports, but force the CPU port and all DSA ports to 1000 Mb/s
 169          * (100 Mb/s on 6085) full duplex.
 170          */
 171         if (dsa_is_cpu_port(ds, p) || ds->dsa_port_mask & (1 << p))
 172                 if (ps->id == ID_6085)
 173                         REG_WRITE(addr, 0x01, 0x003d); /* 100 Mb/s */
 174                 else
 175                         REG_WRITE(addr, 0x01, 0x003e); /* 1000 Mb/s */
 176         else
 177                 REG_WRITE(addr, 0x01, 0x0003);
 178
 179         /* Port Control: disable Core Tag, disable Drop-on-Lock,
 180          * transmit frames unmodified, disable Header mode,
 181          * enable IGMP/MLD snoop, disable DoubleTag, disable VLAN
 182          * tunneling, determine priority by looking at 802.1p and
 183          * IP priority fields (IP prio has precedence), and set STP
 184          * state to Forwarding.
 185          *
 186          * If this is the upstream port for this switch, enable
 187          * forwarding of unknown unicasts, and enable DSA tagging
 188          * mode.
 189          *
 190          * If this is the link to another switch, use DSA tagging
 191          * mode, but do not enable forwarding of unknown unicasts.
 192          */
 193         val = 0x0433;
 194         if (p == dsa_upstream_port(ds)) {
 195                 val |= 0x0104;
 196                 /* On 6085, unknown multicast forward is controlled
 197                  * here rather than in Port Control 2 register.
 198                  */
 199                 if (ps->id == ID_6085)
 200                         val |= 0x0008;
 201         }
 202         if (ds->dsa_port_mask & (1 << p))
 203                 val |= 0x0100;
 204         REG_WRITE(addr, 0x04, val);
 205
 206         /* Port Control 2: don't force a good FCS, don't use
 207          * VLAN-based, source address-based or destination
 208          * address-based priority overrides, don't let the switch
 209          * add or strip 802.1q tags, don't discard tagged or
 210          * untagged frames on this port, do a destination address
 211          * lookup on received packets as usual, don't send a copy
 212          * of all transmitted/received frames on this port to the
 213          * CPU, and configure the upstream port number.
 214          *
 215          * If this is the upstream port for this switch, enable
 216          * forwarding of unknown multicast addresses.
 217          */
 218         if (ps->id == ID_6085)
 219                 /* on 6085, bits 3:0 are reserved, bit 6 control ARP
 220                  * mirroring, and multicast forward is handled in
 221                  * Port Control register.
 222                  */
 223                 REG_WRITE(addr, 0x08, 0x0080);
 224         else {
 225                 val = 0x0080 | dsa_upstream_port(ds);
 226                 if (p == dsa_upstream_port(ds))
 227                         val |= 0x0040;
 228                 REG_WRITE(addr, 0x08, val);
 229         }
 230
 231         /* Rate Control: disable ingress rate limiting. */
 232         REG_WRITE(addr, 0x09, 0x0000);
 233
 234         /* Rate Control 2: disable egress rate limiting. */
 235         REG_WRITE(addr, 0x0a, 0x0000);
 236
 237         /* Port Association Vector: when learning source addresses
 238          * of packets, add the address to the address database using
 239          * a port bitmap that has only the bit for this port set and
 240          * the other bits clear.
 241          */
 242         REG_WRITE(addr, 0x0b, 1 << p);
 243
 244         /* Tag Remap: use an identity 802.1p prio -> switch prio
 245          * mapping.
 246          */
 247         REG_WRITE(addr, 0x18, 0x3210);
 248
 249         /* Tag Remap 2: use an identity 802.1p prio -> switch prio
 250          * mapping.
 251          */
 252         REG_WRITE(addr, 0x19, 0x7654);
 253
 254         return mv88e6xxx_setup_port_common(ds, p);
 255 }
 256
 257 static int mv88e6131_setup(struct dsa_switch *ds)
 258 {
 259         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 260         int i;
 261         int ret;
 262
 263         ret = mv88e6xxx_setup_common(ds);
 264         if (ret < 0)
 265                 return ret;
 266
 267         mv88e6xxx_ppu_state_init(ds);
 268
 269         switch (ps->id) {
 270         case ID_6085:
 271                 ps->num_ports = 10;
 272                 break;
 273         case ID_6095:
 274                 ps->num_ports = 11;
 275                 break;
 276         case ID_6131:
 277         case ID_6131_B2:
 278                 ps->num_ports = 8;
 279                 break;
 280         default:
 281                 return -ENODEV;
 282         }
 283
 284         ret = mv88e6131_switch_reset(ds);
 285         if (ret < 0)
 286                 return ret;
 287
 288         /* @@@ initialise vtu and atu */
 289
 290         ret = mv88e6131_setup_global(ds);
 291         if (ret < 0)
 292                 return ret;
 293
 294         for (i = 0; i < ps->num_ports; i++) {
 295                 ret = mv88e6131_setup_port(ds, i);
 296                 if (ret < 0)
 297                         return ret;
 298         }
 299
 300         return 0;
 301 }
 302
 303 static int mv88e6131_port_to_phy_addr(struct dsa_switch *ds, int port)
 304 {
 305         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 306
 307         if (port >= 0 && port < ps->num_ports)
 308                 return port;
 309
 310         return -EINVAL;
 311 }
 312
 313 static int
 314 mv88e6131_phy_read(struct dsa_switch *ds, int port, int regnum)
 315 {
 316         int addr = mv88e6131_port_to_phy_addr(ds, port);
 317
 318         if (addr < 0)
 319                 return addr;
 320
 321         return mv88e6xxx_phy_read_ppu(ds, addr, regnum);
 322 }
 323
 324 static int
 325 mv88e6131_phy_write(struct dsa_switch *ds,
 326                               int port, int regnum, u16 val)
 327 {
 328         int addr = mv88e6131_port_to_phy_addr(ds, port);
 329
 330         if (addr < 0)
 331                 return addr;
 332
 333         return mv88e6xxx_phy_write_ppu(ds, addr, regnum, val);
 334 }
 335
 336 static struct mv88e6xxx_hw_stat mv88e6131_hw_stats[] = {
 337         { "in_good_octets", 8, 0x00, },
 338         { "in_bad_octets", 4, 0x02, },
 339         { "in_unicast", 4, 0x04, },
 340         { "in_broadcasts", 4, 0x06, },
 341         { "in_multicasts", 4, 0x07, },
 342         { "in_pause", 4, 0x16, },
 343         { "in_undersize", 4, 0x18, },
 344         { "in_fragments", 4, 0x19, },
 345         { "in_oversize", 4, 0x1a, },
 346         { "in_jabber", 4, 0x1b, },
 347         { "in_rx_error", 4, 0x1c, },
 348         { "in_fcs_error", 4, 0x1d, },
 349         { "out_octets", 8, 0x0e, },
 350         { "out_unicast", 4, 0x10, },
 351         { "out_broadcasts", 4, 0x13, },
 352         { "out_multicasts", 4, 0x12, },
 353         { "out_pause", 4, 0x15, },
 354         { "excessive", 4, 0x11, },
 355         { "collisions", 4, 0x1e, },
 356         { "deferred", 4, 0x05, },
 357         { "single", 4, 0x14, },
 358         { "multiple", 4, 0x17, },
 359         { "out_fcs_error", 4, 0x03, },
 360         { "late", 4, 0x1f, },
 361         { "hist_64bytes", 4, 0x08, },
 362         { "hist_65_127bytes", 4, 0x09, },
 363         { "hist_128_255bytes", 4, 0x0a, },
 364         { "hist_256_511bytes", 4, 0x0b, },
 365         { "hist_512_1023bytes", 4, 0x0c, },
 366         { "hist_1024_max_bytes", 4, 0x0d, },
 367 };
 368
 369 static void
 370 mv88e6131_get_strings(struct dsa_switch *ds, int port, uint8_t *data)
 371 {
 372         mv88e6xxx_get_strings(ds, ARRAY_SIZE(mv88e6131_hw_stats),
 373                               mv88e6131_hw_stats, port, data);
 374 }
 375
 376 static void
 377 mv88e6131_get_ethtool_stats(struct dsa_switch *ds,
 378                                   int port, uint64_t *data)
 379 {
 380         mv88e6xxx_get_ethtool_stats(ds, ARRAY_SIZE(mv88e6131_hw_stats),
 381                                     mv88e6131_hw_stats, port, data);
 382 }
 383
 384 static int mv88e6131_get_sset_count(struct dsa_switch *ds)
 385 {
 386         return ARRAY_SIZE(mv88e6131_hw_stats);
 387 }
 388
 389 struct dsa_switch_driver mv88e6131_switch_driver = {
 390         .tag_protocol           = DSA_TAG_PROTO_DSA,
 391         .priv_size              = sizeof(struct mv88e6xxx_priv_state),
 392         .probe                  = mv88e6131_probe,
 393         .setup                  = mv88e6131_setup,
 394         .set_addr               = mv88e6xxx_set_addr_direct,
 395         .phy_read               = mv88e6131_phy_read,
 396         .phy_write              = mv88e6131_phy_write,
 397         .poll_link              = mv88e6xxx_poll_link,
 398         .get_strings            = mv88e6131_get_strings,
 399         .get_ethtool_stats      = mv88e6131_get_ethtool_stats,
 400         .get_sset_count         = mv88e6131_get_sset_count,
 401 };
 402
 403 MODULE_ALIAS("platform:mv88e6085");
 404 MODULE_ALIAS("platform:mv88e6095");
 405 MODULE_ALIAS("platform:mv88e6095f");
 406 MODULE_ALIAS("platform:mv88e6131");