drivers/gpu/drm/nouveau/core/subdev/fb/nv30.c

   1 /*
   2  * Copyright (C) 2010 Francisco Jerez.
   3  * All Rights Reserved.
   4  *
   5  * Permission is hereby granted, free of charge, to any person obtaining
   6  * a copy of this software and associated documentation files (the
   7  * "Software"), to deal in the Software without restriction, including
   8  * without limitation the rights to use, copy, modify, merge, publish,
   9  * distribute, sublicense, and/or sell copies of the Software, and to
  10  * permit persons to whom the Software is furnished to do so, subject to
  11  * the following conditions:
  12  *
  13  * The above copyright notice and this permission notice (including the
  14  * next paragraph) shall be included in all copies or substantial
  15  * portions of the Software.
  16  *
  17  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  18  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  19  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.
  20  * IN NO EVENT SHALL THE COPYRIGHT OWNER(S) AND/OR ITS SUPPLIERS BE
  21  * LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION
  22  * OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION
  23  * WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
  24  *
  25  */
  26
  27 #include "priv.h"
  28
  29 struct nv30_fb_priv {
  30         struct nouveau_fb base;
  31 };
  32
  33 void
  34 nv30_fb_tile_init(struct nouveau_fb *pfb, int i, u32 addr, u32 size, u32 pitch,
  35                   u32 flags, struct nouveau_fb_tile *tile)
  36 {
  37         /* for performance, select alternate bank offset for zeta */
  38         if (!(flags & 4)) {
  39                 tile->addr = (0 << 4);
  40         } else {
  41                 if (pfb->tile.comp) /* z compression */
  42                         pfb->tile.comp(pfb, i, size, flags, tile);
  43                 tile->addr = (1 << 4);
  44         }
  45
  46         tile->addr |= 0x00000001; /* enable */
  47         tile->addr |= addr;
  48         tile->limit = max(1u, addr + size) - 1;
  49         tile->pitch = pitch;
  50 }
  51
  52 static void
  53 nv30_fb_tile_comp(struct nouveau_fb *pfb, int i, u32 size, u32 flags,
  54                   struct nouveau_fb_tile *tile)
  55 {
  56         u32 tiles = DIV_ROUND_UP(size, 0x40);
  57         u32 tags  = round_up(tiles / pfb->ram->parts, 0x40);
  58         if (!nouveau_mm_head(&pfb->tags, 1, tags, tags, 1, &tile->tag)) {
  59                 if (flags & 2) tile->zcomp |= 0x01000000; /* Z16 */
  60                 else           tile->zcomp |= 0x02000000; /* Z24S8 */
  61                 tile->zcomp |= ((tile->tag->offset           ) >> 6);
  62                 tile->zcomp |= ((tile->tag->offset + tags - 1) >> 6) << 12;
  63 #ifdef __BIG_ENDIAN
  64                 tile->zcomp |= 0x10000000;
  65 #endif
  66         }
  67 }
  68
  69 static int
  70 calc_bias(struct nv30_fb_priv *priv, int k, int i, int j)
  71 {
  72         struct nouveau_device *device = nv_device(priv);
  73         int b = (device->chipset > 0x30 ?
  74                  nv_rd32(priv, 0x122c + 0x10 * k + 0x4 * j) >> (4 * (i ^ 1)) :
  75                  0) & 0xf;
  76
  77         return 2 * (b & 0x8 ? b - 0x10 : b);
  78 }
  79
  80 static int
  81 calc_ref(struct nv30_fb_priv *priv, int l, int k, int i)
  82 {
  83         int j, x = 0;
  84
  85         for (j = 0; j < 4; j++) {
  86                 int m = (l >> (8 * i) & 0xff) + calc_bias(priv, k, i, j);
  87
  88                 x |= (0x80 | clamp(m, 0, 0x1f)) << (8 * j);
  89         }
  90
  91         return x;
  92 }
  93
  94 int
  95 nv30_fb_init(struct nouveau_object *object)
  96 {
  97         struct nouveau_device *device = nv_device(object);
  98         struct nv30_fb_priv *priv = (void *)object;
  99         int ret, i, j;
 100
 101         ret = nouveau_fb_init(&priv->base);
 102         if (ret)
 103                 return ret;
 104
 105         /* Init the memory timing regs at 0x10037c/0x1003ac */
 106         if (device->chipset == 0x30 ||
 107             device->chipset == 0x31 ||
 108             device->chipset == 0x35) {
 109                 /* Related to ROP count */
 110                 int n = (device->chipset == 0x31 ? 2 : 4);
 111                 int l = nv_rd32(priv, 0x1003d0);
 112
 113                 for (i = 0; i < n; i++) {
 114                         for (j = 0; j < 3; j++)
 115                                 nv_wr32(priv, 0x10037c + 0xc * i + 0x4 * j,
 116                                         calc_ref(priv, l, 0, j));
 117
 118                         for (j = 0; j < 2; j++)
 119                                 nv_wr32(priv, 0x1003ac + 0x8 * i + 0x4 * j,
 120                                         calc_ref(priv, l, 1, j));
 121                 }
 122         }
 123
 124         return 0;
 125 }
 126
 127 static int
 128 nv30_fb_ctor(struct nouveau_object *parent, struct nouveau_object *engine,
 129              struct nouveau_oclass *oclass, void *data, u32 size,
 130              struct nouveau_object **pobject)
 131 {
 132         struct nv30_fb_priv *priv;
 133         int ret;
 134
 135         ret = nouveau_fb_create(parent, engine, oclass, &priv);
 136         *pobject = nv_object(priv);
 137         if (ret)
 138                 return ret;
 139
 140         priv->base.memtype_valid = nv04_fb_memtype_valid;
 141         priv->base.tile.regions = 8;
 142         priv->base.tile.init = nv30_fb_tile_init;
 143         priv->base.tile.comp = nv30_fb_tile_comp;
 144         priv->base.tile.fini = nv20_fb_tile_fini;
 145         priv->base.tile.prog = nv20_fb_tile_prog;
 146         return 0;
 147 }
 148
 149 struct nouveau_oclass *
 150 nv30_fb_oclass = &(struct nouveau_fb_impl) {
 151         .base.handle = NV_SUBDEV(FB, 0x30),
 152         .base.ofuncs = &(struct nouveau_ofuncs) {
 153                 .ctor = nv30_fb_ctor,
 154                 .dtor = _nouveau_fb_dtor,
 155                 .init = nv30_fb_init,
 156                 .fini = _nouveau_fb_fini,
 157         },
 158         .ram = &nv20_ram_oclass,
 159 }.base;