arch/powerpc/platforms/82xx/mpc82xx_ads.c

   1 /*
   2  * MPC82xx_ads setup and early boot code plus other random bits.
   3  *
   4  * Author: Vitaly Bordug <vbordug@ru.mvista.com>
   5  * m82xx_restart fix by Wade Farnsworth <wfarnsworth@mvista.com>
   6  *
   7  * Copyright (c) 2006 MontaVista Software, Inc.
   8  *
   9  * This program is free software; you can redistribute  it and/or modify it
  10  * under  the terms of  the GNU General  Public License as published by the
  11  * Free Software Foundation;  either version 2 of the  License, or (at your
  12  * option) any later version.
  13  */
  14
  15
  16 #include <linux/config.h>
  17 #include <linux/stddef.h>
  18 #include <linux/kernel.h>
  19 #include <linux/init.h>
  20 #include <linux/errno.h>
  21 #include <linux/reboot.h>
  22 #include <linux/pci.h>
  23 #include <linux/interrupt.h>
  24 #include <linux/kdev_t.h>
  25 #include <linux/major.h>
  26 #include <linux/console.h>
  27 #include <linux/delay.h>
  28 #include <linux/seq_file.h>
  29 #include <linux/root_dev.h>
  30 #include <linux/initrd.h>
  31 #include <linux/module.h>
  32 #include <linux/fsl_devices.h>
  33 #include <linux/fs_uart_pd.h>
  34
  35 #include <asm/system.h>
  36 #include <asm/pgtable.h>
  37 #include <asm/page.h>
  38 #include <asm/atomic.h>
  39 #include <asm/time.h>
  40 #include <asm/io.h>
  41 #include <asm/machdep.h>
  42 #include <asm/bootinfo.h>
  43 #include <asm/pci-bridge.h>
  44 #include <asm/mpc8260.h>
  45 #include <asm/irq.h>
  46 #include <mm/mmu_decl.h>
  47 #include <asm/prom.h>
  48 #include <asm/cpm2.h>
  49 #include <asm/udbg.h>
  50 #include <asm/i8259.h>
  51 #include <linux/fs_enet_pd.h>
  52
  53 #include <sysdev/fsl_soc.h>
  54 #include <../sysdev/cpm2_pic.h>
  55
  56 #include "pq2ads_pd.h"
  57
  58 #ifdef CONFIG_PCI
  59 static uint pci_clk_frq;
  60 static struct {
  61         unsigned long *pci_int_stat_reg;
  62         unsigned long *pci_int_mask_reg;
  63 } pci_regs;
  64
  65 static unsigned long pci_int_base;
  66 static struct irq_host *pci_pic_host;
  67 static struct device_node *pci_pic_node;
  68 #endif
  69
  70 static void __init mpc82xx_ads_pic_init(void)
  71 {
  72         struct device_node *np = of_find_compatible_node(NULL, "cpm-pic", "CPM2");
  73         struct resource r;
  74         cpm2_map_t *cpm_reg;
  75
  76         if (np == NULL) {
  77                 printk(KERN_ERR "PIC init: can not find cpm-pic node\n");
  78                 return;
  79         }
  80         if (of_address_to_resource(np, 0, &r)) {
  81                 printk(KERN_ERR "PIC init: invalid resource\n");
  82                 of_node_put(np);
  83                 return;
  84         }
  85         cpm2_pic_init(np);
  86         of_node_put(np);
  87
  88         /* Initialize the default interrupt mapping priorities,
  89          * in case the boot rom changed something on us.
  90          */
  91         cpm_reg = (cpm2_map_t *) ioremap(get_immrbase(), sizeof(cpm2_map_t));
  92         cpm_reg->im_intctl.ic_siprr = 0x05309770;
  93         iounmap(cpm_reg);
  94 #ifdef CONFIG_PCI
  95         /* Initialize stuff for the 82xx CPLD IC and install demux  */
  96         m82xx_pci_init_irq();
  97 #endif
  98 }
  99
 100 static void init_fcc1_ioports(struct fs_platform_info *fpi)
 101 {
 102         struct io_port *io;
 103         u32 tempval;
 104         cpm2_map_t *immap = ioremap(get_immrbase(), sizeof(cpm2_map_t));
 105         struct device_node *np;
 106         struct resource r;
 107         u32 *bcsr;
 108
 109         np = of_find_node_by_type(NULL, "memory");
 110         if (!np) {
 111                 printk(KERN_INFO "No memory node in device tree\n");
 112                 return;
 113         }
 114         if (of_address_to_resource(np, 1, &r)) {
 115                 printk(KERN_INFO "No memory reg property [1] in devicetree\n");
 116                 return;
 117         }
 118         of_node_put(np);
 119         bcsr = ioremap(r.start + 4, sizeof(u32));
 120         io = &immap->im_ioport;
 121
 122         /* Enable the PHY */
 123         clrbits32(bcsr, BCSR1_FETHIEN);
 124         setbits32(bcsr, BCSR1_FETH_RST);
 125
 126         /* FCC1 pins are on port A/C. */
 127         /* Configure port A and C pins for FCC1 Ethernet. */
 128
 129         tempval = in_be32(&io->iop_pdira);
 130         tempval &= ~PA1_DIRA0;
 131         tempval |= PA1_DIRA1;
 132         out_be32(&io->iop_pdira, tempval);
 133
 134         tempval = in_be32(&io->iop_psora);
 135         tempval &= ~PA1_PSORA0;
 136         tempval |= PA1_PSORA1;
 137         out_be32(&io->iop_psora, tempval);
 138
 139         setbits32(&io->iop_ppara, PA1_DIRA0 | PA1_DIRA1);
 140
 141         /* Alter clocks */
 142         tempval = PC_CLK(fpi->clk_tx - 8) | PC_CLK(fpi->clk_rx - 8);
 143
 144         clrbits32(&io->iop_psorc, tempval);
 145         clrbits32(&io->iop_pdirc, tempval);
 146         setbits32(&io->iop_pparc, tempval);
 147
 148         cpm2_clk_setup(CPM_CLK_FCC1, fpi->clk_rx, CPM_CLK_RX);
 149         cpm2_clk_setup(CPM_CLK_FCC1, fpi->clk_tx, CPM_CLK_TX);
 150
 151         iounmap(bcsr);
 152         iounmap(immap);
 153 }
 154
 155 static void init_fcc2_ioports(struct fs_platform_info *fpi)
 156 {
 157         cpm2_map_t *immap = ioremap(get_immrbase(), sizeof(cpm2_map_t));
 158         struct device_node *np;
 159         struct resource r;
 160         u32 *bcsr;
 161
 162         struct io_port *io;
 163         u32 tempval;
 164
 165         np = of_find_node_by_type(NULL, "memory");
 166         if (!np) {
 167                 printk(KERN_INFO "No memory node in device tree\n");
 168                 return;
 169         }
 170         if (of_address_to_resource(np, 1, &r)) {
 171                 printk(KERN_INFO "No memory reg property [1] in devicetree\n");
 172                 return;
 173         }
 174         of_node_put(np);
 175         io = &immap->im_ioport;
 176         bcsr = ioremap(r.start + 12, sizeof(u32));
 177
 178         /* Enable the PHY */
 179         clrbits32(bcsr, BCSR3_FETHIEN2);
 180         setbits32(bcsr, BCSR3_FETH2_RST);
 181
 182         /* FCC2 are port B/C. */
 183         /* Configure port A and C pins for FCC2 Ethernet. */
 184
 185         tempval = in_be32(&io->iop_pdirb);
 186         tempval &= ~PB2_DIRB0;
 187         tempval |= PB2_DIRB1;
 188         out_be32(&io->iop_pdirb, tempval);
 189
 190         tempval = in_be32(&io->iop_psorb);
 191         tempval &= ~PB2_PSORB0;
 192         tempval |= PB2_PSORB1;
 193         out_be32(&io->iop_psorb, tempval);
 194
 195         setbits32(&io->iop_pparb, PB2_DIRB0 | PB2_DIRB1);
 196
 197         tempval = PC_CLK(fpi->clk_tx - 8) | PC_CLK(fpi->clk_rx - 8);
 198
 199         /* Alter clocks */
 200         clrbits32(&io->iop_psorc, tempval);
 201         clrbits32(&io->iop_pdirc, tempval);
 202         setbits32(&io->iop_pparc, tempval);
 203
 204         cpm2_clk_setup(CPM_CLK_FCC2, fpi->clk_rx, CPM_CLK_RX);
 205         cpm2_clk_setup(CPM_CLK_FCC2, fpi->clk_tx, CPM_CLK_TX);
 206
 207         iounmap(bcsr);
 208         iounmap(immap);
 209 }
 210
 211 void init_fcc_ioports(struct fs_platform_info *fpi)
 212 {
 213         int fcc_no = fs_get_fcc_index(fpi->fs_no);
 214
 215         switch (fcc_no) {
 216         case 0:
 217                 init_fcc1_ioports(fpi);
 218                 break;
 219         case 1:
 220                 init_fcc2_ioports(fpi);
 221                 break;
 222         default:
 223                 printk(KERN_ERR "init_fcc_ioports: invalid FCC number\n");
 224                 return;
 225         }
 226 }
 227
 228 static void init_scc1_uart_ioports(struct fs_uart_platform_info *data)
 229 {
 230         cpm2_map_t *immap = ioremap(get_immrbase(), sizeof(cpm2_map_t));
 231
 232         /* SCC1 is only on port D */
 233         setbits32(&immap->im_ioport.iop_ppard, 0x00000003);
 234         clrbits32(&immap->im_ioport.iop_psord, 0x00000001);
 235         setbits32(&immap->im_ioport.iop_psord, 0x00000002);
 236         clrbits32(&immap->im_ioport.iop_pdird, 0x00000001);
 237         setbits32(&immap->im_ioport.iop_pdird, 0x00000002);
 238
 239         clrbits32(&immap->im_cpmux.cmx_scr, (0x00000007 << (4 - data->clk_tx)));
 240         clrbits32(&immap->im_cpmux.cmx_scr, (0x00000038 << (4 - data->clk_rx)));
 241         setbits32(&immap->im_cpmux.cmx_scr,
 242                   ((data->clk_tx - 1) << (4 - data->clk_tx)));
 243         setbits32(&immap->im_cpmux.cmx_scr,
 244                   ((data->clk_rx - 1) << (4 - data->clk_rx)));
 245
 246         iounmap(immap);
 247 }
 248
 249 static void init_scc4_uart_ioports(struct fs_uart_platform_info *data)
 250 {
 251         cpm2_map_t *immap = ioremap(get_immrbase(), sizeof(cpm2_map_t));
 252
 253         setbits32(&immap->im_ioport.iop_ppard, 0x00000600);
 254         clrbits32(&immap->im_ioport.iop_psord, 0x00000600);
 255         clrbits32(&immap->im_ioport.iop_pdird, 0x00000200);
 256         setbits32(&immap->im_ioport.iop_pdird, 0x00000400);
 257
 258         clrbits32(&immap->im_cpmux.cmx_scr, (0x00000007 << (4 - data->clk_tx)));
 259         clrbits32(&immap->im_cpmux.cmx_scr, (0x00000038 << (4 - data->clk_rx)));
 260         setbits32(&immap->im_cpmux.cmx_scr,
 261                   ((data->clk_tx - 1) << (4 - data->clk_tx)));
 262         setbits32(&immap->im_cpmux.cmx_scr,
 263                   ((data->clk_rx - 1) << (4 - data->clk_rx)));
 264
 265         iounmap(immap);
 266 }
 267
 268 void init_scc_ioports(struct fs_uart_platform_info *data)
 269 {
 270         int scc_no = fs_get_scc_index(data->fs_no);
 271
 272         switch (scc_no) {
 273         case 0:
 274                 init_scc1_uart_ioports(data);
 275                 data->brg = data->clk_rx;
 276                 break;
 277         case 3:
 278                 init_scc4_uart_ioports(data);
 279                 data->brg = data->clk_rx;
 280                 break;
 281         default:
 282                 printk(KERN_ERR "init_scc_ioports: invalid SCC number\n");
 283                 return;
 284         }
 285 }
 286
 287 void __init m82xx_board_setup(void)
 288 {
 289         cpm2_map_t *immap = ioremap(get_immrbase(), sizeof(cpm2_map_t));
 290         struct device_node *np;
 291         struct resource r;
 292         u32 *bcsr;
 293
 294         np = of_find_node_by_type(NULL, "memory");
 295         if (!np) {
 296                 printk(KERN_INFO "No memory node in device tree\n");
 297                 return;
 298         }
 299         if (of_address_to_resource(np, 1, &r)) {
 300                 printk(KERN_INFO "No memory reg property [1] in devicetree\n");
 301                 return;
 302         }
 303         of_node_put(np);
 304         bcsr = ioremap(r.start + 4, sizeof(u32));
 305         /* Enable the 2nd UART port */
 306         clrbits32(bcsr, BCSR1_RS232_EN2);
 307
 308 #ifdef CONFIG_SERIAL_CPM_SCC1
 309         clrbits32((u32 *) & immap->im_scc[0].scc_sccm,
 310                   UART_SCCM_TX | UART_SCCM_RX);
 311         clrbits32((u32 *) & immap->im_scc[0].scc_gsmrl,
 312                   SCC_GSMRL_ENR | SCC_GSMRL_ENT);
 313 #endif
 314
 315 #ifdef CONFIG_SERIAL_CPM_SCC2
 316         clrbits32((u32 *) & immap->im_scc[1].scc_sccm,
 317                   UART_SCCM_TX | UART_SCCM_RX);
 318         clrbits32((u32 *) & immap->im_scc[1].scc_gsmrl,
 319                   SCC_GSMRL_ENR | SCC_GSMRL_ENT);
 320 #endif
 321
 322 #ifdef CONFIG_SERIAL_CPM_SCC3
 323         clrbits32((u32 *) & immap->im_scc[2].scc_sccm,
 324                   UART_SCCM_TX | UART_SCCM_RX);
 325         clrbits32((u32 *) & immap->im_scc[2].scc_gsmrl,
 326                   SCC_GSMRL_ENR | SCC_GSMRL_ENT);
 327 #endif
 328
 329 #ifdef CONFIG_SERIAL_CPM_SCC4
 330         clrbits32((u32 *) & immap->im_scc[3].scc_sccm,
 331                   UART_SCCM_TX | UART_SCCM_RX);
 332         clrbits32((u32 *) & immap->im_scc[3].scc_gsmrl,
 333                   SCC_GSMRL_ENR | SCC_GSMRL_ENT);
 334 #endif
 335
 336         iounmap(bcsr);
 337         iounmap(immap);
 338 }
 339
 340 #ifdef CONFIG_PCI
 341 static void m82xx_pci_mask_irq(unsigned int irq)
 342 {
 343         int bit = irq - pci_int_base;
 344
 345         *pci_regs.pci_int_mask_reg |= (1 << (31 - bit));
 346         return;
 347 }
 348
 349 static void m82xx_pci_unmask_irq(unsigned int irq)
 350 {
 351         int bit = irq - pci_int_base;
 352
 353         *pci_regs.pci_int_mask_reg &= ~(1 << (31 - bit));
 354         return;
 355 }
 356
 357 static void m82xx_pci_mask_and_ack(unsigned int irq)
 358 {
 359         int bit = irq - pci_int_base;
 360
 361         *pci_regs.pci_int_mask_reg |= (1 << (31 - bit));
 362         return;
 363 }
 364
 365 static void m82xx_pci_end_irq(unsigned int irq)
 366 {
 367         int bit = irq - pci_int_base;
 368
 369         *pci_regs.pci_int_mask_reg &= ~(1 << (31 - bit));
 370         return;
 371 }
 372
 373 struct hw_interrupt_type m82xx_pci_ic = {
 374         .typename = "MPC82xx ADS PCI",
 375         .name = "MPC82xx ADS PCI",
 376         .enable = m82xx_pci_unmask_irq,
 377         .disable = m82xx_pci_mask_irq,
 378         .ack = m82xx_pci_mask_and_ack,
 379         .end = m82xx_pci_end_irq,
 380         .mask = m82xx_pci_mask_irq,
 381         .mask_ack = m82xx_pci_mask_and_ack,
 382         .unmask = m82xx_pci_unmask_irq,
 383         .eoi = m82xx_pci_end_irq,
 384 };
 385
 386 static void
 387 m82xx_pci_irq_demux(unsigned int irq, struct irq_desc *desc)
 388 {
 389         unsigned long stat, mask, pend;
 390         int bit;
 391
 392         for (;;) {
 393                 stat = *pci_regs.pci_int_stat_reg;
 394                 mask = *pci_regs.pci_int_mask_reg;
 395                 pend = stat & ~mask & 0xf0000000;
 396                 if (!pend)
 397                         break;
 398                 for (bit = 0; pend != 0; ++bit, pend <<= 1) {
 399                         if (pend & 0x80000000)
 400                                 __do_IRQ(pci_int_base + bit);
 401                 }
 402         }
 403 }
 404
 405 static int pci_pic_host_match(struct irq_host *h, struct device_node *node)
 406 {
 407         return node == pci_pic_node;
 408 }
 409
 410 static int pci_pic_host_map(struct irq_host *h, unsigned int virq,
 411                             irq_hw_number_t hw)
 412 {
 413         get_irq_desc(virq)->status |= IRQ_LEVEL;
 414         set_irq_chip(virq, &m82xx_pci_ic);
 415         return 0;
 416 }
 417
 418 static void pci_host_unmap(struct irq_host *h, unsigned int virq)
 419 {
 420         /* remove chip and handler */
 421         set_irq_chip(virq, NULL);
 422 }
 423
 424 static struct irq_host_ops pci_pic_host_ops = {
 425         .match = pci_pic_host_match,
 426         .map = pci_pic_host_map,
 427         .unmap = pci_host_unmap,
 428 };
 429
 430 void m82xx_pci_init_irq(void)
 431 {
 432         int irq;
 433         cpm2_map_t *immap;
 434         struct device_node *np;
 435         struct resource r;
 436         const u32 *regs;
 437         unsigned int size;
 438         const u32 *irq_map;
 439         int i;
 440         unsigned int irq_max, irq_min;
 441
 442         if ((np = of_find_node_by_type(NULL, "soc")) == NULL) {
 443                 printk(KERN_INFO "No SOC node in device tree\n");
 444                 return;
 445         }
 446         memset(&r, 0, sizeof(r));
 447         if (of_address_to_resource(np, 0, &r)) {
 448                 printk(KERN_INFO "No SOC reg property in device tree\n");
 449                 return;
 450         }
 451         immap = ioremap(r.start, sizeof(*immap));
 452         of_node_put(np);
 453
 454         /* install the demultiplexer for the PCI cascade interrupt */
 455         np = of_find_node_by_type(NULL, "pci");
 456         if (!np) {
 457                 printk(KERN_INFO "No pci node on device tree\n");
 458                 iounmap(immap);
 459                 return;
 460         }
 461         irq_map = get_property(np, "interrupt-map", &size);
 462         if ((!irq_map) || (size <= 7)) {
 463                 printk(KERN_INFO "No interrupt-map property of pci node\n");
 464                 iounmap(immap);
 465                 return;
 466         }
 467         size /= sizeof(irq_map[0]);
 468         for (i = 0, irq_max = 0, irq_min = 512; i < size; i += 7, irq_map += 7) {
 469                 if (irq_map[5] < irq_min)
 470                         irq_min = irq_map[5];
 471                 if (irq_map[5] > irq_max)
 472                         irq_max = irq_map[5];
 473         }
 474         pci_int_base = irq_min;
 475         irq = irq_of_parse_and_map(np, 0);
 476         set_irq_chained_handler(irq, m82xx_pci_irq_demux);
 477         of_node_put(np);
 478         np = of_find_node_by_type(NULL, "pci-pic");
 479         if (!np) {
 480                 printk(KERN_INFO "No pci pic node on device tree\n");
 481                 iounmap(immap);
 482                 return;
 483         }
 484         pci_pic_node = of_node_get(np);
 485         /* PCI interrupt controller registers: status and mask */
 486         regs = get_property(np, "reg", &size);
 487         if ((!regs) || (size <= 2)) {
 488                 printk(KERN_INFO "No reg property in pci pic node\n");
 489                 iounmap(immap);
 490                 return;
 491         }
 492         pci_regs.pci_int_stat_reg =
 493             ioremap(regs[0], sizeof(*pci_regs.pci_int_stat_reg));
 494         pci_regs.pci_int_mask_reg =
 495             ioremap(regs[1], sizeof(*pci_regs.pci_int_mask_reg));
 496         of_node_put(np);
 497         /* configure chip select for PCI interrupt controller */
 498         immap->im_memctl.memc_br3 = regs[0] | 0x00001801;
 499         immap->im_memctl.memc_or3 = 0xffff8010;
 500         /* make PCI IRQ level sensitive */
 501         immap->im_intctl.ic_siexr &= ~(1 << (14 - (irq - SIU_INT_IRQ1)));
 502
 503         /* mask all PCI interrupts */
 504         *pci_regs.pci_int_mask_reg |= 0xfff00000;
 505         iounmap(immap);
 506         pci_pic_host =
 507             irq_alloc_host(IRQ_HOST_MAP_LINEAR, irq_max - irq_min + 1,
 508                            &pci_pic_host_ops, irq_max + 1);
 509         return;
 510 }
 511
 512 static int m82xx_pci_exclude_device(u_char bus, u_char devfn)
 513 {
 514         if (bus == 0 && PCI_SLOT(devfn) == 0)
 515                 return PCIBIOS_DEVICE_NOT_FOUND;
 516         else
 517                 return PCIBIOS_SUCCESSFUL;
 518 }
 519
 520 static void
 521 __init mpc82xx_pcibios_fixup(void)
 522 {
 523         struct pci_dev *dev = NULL;
 524
 525         for_each_pci_dev(dev) {
 526                 pci_read_irq_line(dev);
 527         }
 528 }
 529
 530 void __init add_bridge(struct device_node *np)
 531 {
 532         int len;
 533         struct pci_controller *hose;
 534         struct resource r;
 535         const int *bus_range;
 536         const void *ptr;
 537
 538         memset(&r, 0, sizeof(r));
 539         if (of_address_to_resource(np, 0, &r)) {
 540                 printk(KERN_INFO "No PCI reg property in device tree\n");
 541                 return;
 542         }
 543         if (!(ptr = get_property(np, "clock-frequency", NULL))) {
 544                 printk(KERN_INFO "No clock-frequency property in PCI node");
 545                 return;
 546         }
 547         pci_clk_frq = *(uint *) ptr;
 548         of_node_put(np);
 549         bus_range = get_property(np, "bus-range", &len);
 550         if (bus_range == NULL || len < 2 * sizeof(int)) {
 551                 printk(KERN_WARNING "Can't get bus-range for %s, assume"
 552                        " bus 0\n", np->full_name);
 553         }
 554
 555         pci_assign_all_buses = 1;
 556
 557         hose = pcibios_alloc_controller();
 558
 559         if (!hose)
 560                 return;
 561
 562         hose->arch_data = np;
 563         hose->set_cfg_type = 1;
 564
 565         hose->first_busno = bus_range ? bus_range[0] : 0;
 566         hose->last_busno = bus_range ? bus_range[1] : 0xff;
 567         hose->bus_offset = 0;
 568
 569         hose->set_cfg_type = 1;
 570
 571         setup_indirect_pci(hose,
 572                            r.start + offsetof(pci_cpm2_t, pci_cfg_addr),
 573                            r.start + offsetof(pci_cpm2_t, pci_cfg_data));
 574
 575         pci_process_bridge_OF_ranges(hose, np, 1);
 576 }
 577 #endif
 578
 579 /*
 580  * Setup the architecture
 581  */
 582 static void __init mpc82xx_ads_setup_arch(void)
 583 {
 584 #ifdef CONFIG_PCI
 585         struct device_node *np;
 586 #endif
 587
 588         if (ppc_md.progress)
 589                 ppc_md.progress("mpc82xx_ads_setup_arch()", 0);
 590         cpm2_reset();
 591
 592         /* Map I/O region to a 256MB BAT */
 593
 594         m82xx_board_setup();
 595
 596 #ifdef CONFIG_PCI
 597         ppc_md.pci_exclude_device = m82xx_pci_exclude_device;
 598         for (np = NULL; (np = of_find_node_by_type(np, "pci")) != NULL;)
 599                 add_bridge(np);
 600
 601         of_node_put(np);
 602         ppc_md.pci_map_irq = NULL;
 603         ppc_md.pcibios_fixup = mpc82xx_pcibios_fixup;
 604         ppc_md.pcibios_fixup_bus = NULL;
 605 #endif
 606
 607 #ifdef  CONFIG_ROOT_NFS
 608         ROOT_DEV = Root_NFS;
 609 #else
 610         ROOT_DEV = Root_HDA1;
 611 #endif
 612
 613         if (ppc_md.progress)
 614                 ppc_md.progress("mpc82xx_ads_setup_arch(), finish", 0);
 615 }
 616
 617 /*
 618  * Called very early, device-tree isn't unflattened
 619  */
 620 static int __init mpc82xx_ads_probe(void)
 621 {
 622         /* We always match for now, eventually we should look at
 623          * the flat dev tree to ensure this is the board we are
 624          * supposed to run on
 625          */
 626         return 1;
 627 }
 628
 629 #define RMR_CSRE 0x00000001
 630 static void m82xx_restart(char *cmd)
 631 {
 632         __volatile__ unsigned char dummy;
 633
 634         local_irq_disable();
 635         ((cpm2_map_t *) cpm2_immr)->im_clkrst.car_rmr |= RMR_CSRE;
 636
 637         /* Clear the ME,EE,IR & DR bits in MSR to cause checkstop */
 638         mtmsr(mfmsr() & ~(MSR_ME | MSR_EE | MSR_IR | MSR_DR));
 639         dummy = ((cpm2_map_t *) cpm2_immr)->im_clkrst.res[0];
 640         printk("Restart failed\n");
 641         while (1) ;
 642 }
 643
 644 static void m82xx_halt(void)
 645 {
 646         local_irq_disable();
 647         while (1) ;
 648 }
 649
 650 define_machine(mpc82xx_ads)
 651 {
 652         .name = "MPC82xx ADS",
 653         .probe = mpc82xx_ads_probe,
 654         .setup_arch =    mpc82xx_ads_setup_arch,
 655         .init_IRQ =    mpc82xx_ads_pic_init,
 656         .show_cpuinfo =    mpc82xx_ads_show_cpuinfo,
 657         .get_irq =    cpm2_get_irq,
 658         .calibrate_decr =    m82xx_calibrate_decr,
 659         .restart = m82xx_restart,.halt = m82xx_halt,
 660 };